JPH04361225A - 液晶表示素子のバイアス回路 - Google Patents
液晶表示素子のバイアス回路Info
- Publication number
- JPH04361225A JPH04361225A JP16248691A JP16248691A JPH04361225A JP H04361225 A JPH04361225 A JP H04361225A JP 16248691 A JP16248691 A JP 16248691A JP 16248691 A JP16248691 A JP 16248691A JP H04361225 A JPH04361225 A JP H04361225A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output terminal
- differential amplifier
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示素子のバイアス
回路に係り、特に、分割抵抗の両端に無調整で正確な表
示コントラスト設定電圧を印加可能な電源回路の回路構
成に関する。
回路に係り、特に、分割抵抗の両端に無調整で正確な表
示コントラスト設定電圧を印加可能な電源回路の回路構
成に関する。
【０００２】
【従来の技術】図２は、従来より知られている液晶駆動
用バイアス回路の一例を示す回路図であって、電源回路
１の２つの出力端子ＶＤＤ，ＶＯ間に分割抵抗Ｒａ，Ｒ
ｂを直列に接続し、液晶表示素子のデューティ駆動に必
要な６レベルの電圧ＶＤＤ〜Ｖ５ を得ている。また、
分割抵抗の両端にサーミスタ２と電圧調整用の抵抗Ｒ１
とからなる温度補償回路が並列に接続されている。図
中の符号Ｒ２ は、電圧調整用の他の抵抗を示す。なお
、この種のバイアス回路の従来例としては、例えば特開
平２−３９０２３号公報などを挙げることができる。
用バイアス回路の一例を示す回路図であって、電源回路
１の２つの出力端子ＶＤＤ，ＶＯ間に分割抵抗Ｒａ，Ｒ
ｂを直列に接続し、液晶表示素子のデューティ駆動に必
要な６レベルの電圧ＶＤＤ〜Ｖ５ を得ている。また、
分割抵抗の両端にサーミスタ２と電圧調整用の抵抗Ｒ１
とからなる温度補償回路が並列に接続されている。図
中の符号Ｒ２ は、電圧調整用の他の抵抗を示す。なお
、この種のバイアス回路の従来例としては、例えば特開
平２−３９０２３号公報などを挙げることができる。
【０００３】液晶表示素子は、図３に示すように、素子
の温度が高温になるほど表示コントラスト設定電圧ＶＬ
ＣＤ の最適値が小さくなるという特性を有する。一方
、サーミスタ２は、雰囲気温度が高温になるほど抵抗値
が小さくなるという負の抵抗値変化特性を有する。した
がって、図２のバイアス回路によると、サーミスタ２を
液晶表示素子の近傍に設定し、かつ電圧調整用の抵抗Ｒ
１ ，Ｒ２ を適宜選択することによって、液晶表示素
子の温度変化に従って自動的に表示コントラスト設定電
圧ＶＬＣＤ を最適値に調整することができる。
の温度が高温になるほど表示コントラスト設定電圧ＶＬ
ＣＤ の最適値が小さくなるという特性を有する。一方
、サーミスタ２は、雰囲気温度が高温になるほど抵抗値
が小さくなるという負の抵抗値変化特性を有する。した
がって、図２のバイアス回路によると、サーミスタ２を
液晶表示素子の近傍に設定し、かつ電圧調整用の抵抗Ｒ
１ ，Ｒ２ を適宜選択することによって、液晶表示素
子の温度変化に従って自動的に表示コントラスト設定電
圧ＶＬＣＤ を最適値に調整することができる。
【０００４】ところで、かかる分割抵抗方式のバイアス
回路として、部品点数を減少して液晶表示装置の製造コ
ストの低減を図るため、分割抵抗Ｒａ，Ｒｂをコモン信
号ドライバおよびセグメント信号ドライバなどと共にド
ライバＬＳＩ内に組み込んだものが提案されている。
回路として、部品点数を減少して液晶表示装置の製造コ
ストの低減を図るため、分割抵抗Ｒａ，Ｒｂをコモン信
号ドライバおよびセグメント信号ドライバなどと共にド
ライバＬＳＩ内に組み込んだものが提案されている。
【０００５】
【発明が解決しようとする課題】ところが、分割抵抗Ｒ
ａ，ＲｂをドライバＬＳＩ内に組み込むと、ＬＳＩの製
造上の理由から、抵抗値のバラツキが小さい分割抵抗Ｒ
ａ，Ｒｂを作製することが難しく、表示コントラスト設
定電圧ＶＬＣＤ の温度補償を正確に行なうことができ
ないという問題がある。例えば、デューティ比が１／３
２程度までの液晶駆動回路において許容される各抵抗の
バラツキは、サーミスタについては±１０％、抵抗Ｒ１
，Ｒ２ ，Ｒａ，Ｒｂについては±１％〜±５％程度
が実用レベルであり、これ以上にバラツキが大きいと表
示コントラスト設定電圧ＶＬＣＤ の最適値からのずれ
が大きくなって実用に供することができない。このよう
な事情であるにもかかわらず、ドライバＬＳＩに組み込
まれる分割抵抗Ｒａ，Ｒｂについては、抵抗値のバラツ
キが±３０％〜±５０％にも達するので、到底このまま
の状態では実用不可能である。なお、ドライバＬＳＩに
組み込まれる分割抵抗Ｒａ，Ｒｂの比のバラツキは非常
に小さく、また外部抵抗であるサーミスタおよび抵抗Ｒ
１，Ｒ２については前記のバラツキの範囲に納めること
ができる。
ａ，ＲｂをドライバＬＳＩ内に組み込むと、ＬＳＩの製
造上の理由から、抵抗値のバラツキが小さい分割抵抗Ｒ
ａ，Ｒｂを作製することが難しく、表示コントラスト設
定電圧ＶＬＣＤ の温度補償を正確に行なうことができ
ないという問題がある。例えば、デューティ比が１／３
２程度までの液晶駆動回路において許容される各抵抗の
バラツキは、サーミスタについては±１０％、抵抗Ｒ１
，Ｒ２ ，Ｒａ，Ｒｂについては±１％〜±５％程度
が実用レベルであり、これ以上にバラツキが大きいと表
示コントラスト設定電圧ＶＬＣＤ の最適値からのずれ
が大きくなって実用に供することができない。このよう
な事情であるにもかかわらず、ドライバＬＳＩに組み込
まれる分割抵抗Ｒａ，Ｒｂについては、抵抗値のバラツ
キが±３０％〜±５０％にも達するので、到底このまま
の状態では実用不可能である。なお、ドライバＬＳＩに
組み込まれる分割抵抗Ｒａ，Ｒｂの比のバラツキは非常
に小さく、また外部抵抗であるサーミスタおよび抵抗Ｒ
１，Ｒ２については前記のバラツキの範囲に納めること
ができる。
【０００６】従来、かかる抵抗値のバラツキが大きな分
割抵抗Ｒａ，Ｒｂを実用に供するため、ドライバＬＳＩ
に組み込まれる分割抵抗Ｒａ，Ｒｂの比のバラツキが小
さいという点に着目し、図２に示した抵抗Ｒ２ を可変
形として、分割抵抗Ｒａ，Ｒｂの抵抗値に応じて抵抗Ｒ
２ の抵抗値を適宜調整し、所定の表示コントラスト設
定電圧ＶＬＣＤ を得られるようにすることが検討され
た。
割抵抗Ｒａ，Ｒｂを実用に供するため、ドライバＬＳＩ
に組み込まれる分割抵抗Ｒａ，Ｒｂの比のバラツキが小
さいという点に着目し、図２に示した抵抗Ｒ２ を可変
形として、分割抵抗Ｒａ，Ｒｂの抵抗値に応じて抵抗Ｒ
２ の抵抗値を適宜調整し、所定の表示コントラスト設
定電圧ＶＬＣＤ を得られるようにすることが検討され
た。
【０００７】しかるに、前記の方法によると、可変抵抗
Ｒ２ の調整に多大の労力を必要とするため、コストダ
ウン効果を充分に発揮できない、あるいは却ってコスト
高になってしまうといった不都合があった。したがって
、現状のドライバＬＳＩ組み込み形の分割抵抗Ｒａ，Ｒ
ｂを用いて安価な液晶表示装置を作製するためには、分
割抵抗Ｒａ，Ｒｂの抵抗値に応じて自動的に所定の表示
コントラスト設定電圧ＶＬＣＤ が得られるように何ら
かの手段を講じなくてはならない。なお、前記において
は、温度補償回路を有する分割抵抗方式のバイアス回路
を例にとって説明したが、温度補償回路を有しない分割
抵抗方式のバイアス回路においても同様の不都合がある
。
Ｒ２ の調整に多大の労力を必要とするため、コストダ
ウン効果を充分に発揮できない、あるいは却ってコスト
高になってしまうといった不都合があった。したがって
、現状のドライバＬＳＩ組み込み形の分割抵抗Ｒａ，Ｒ
ｂを用いて安価な液晶表示装置を作製するためには、分
割抵抗Ｒａ，Ｒｂの抵抗値に応じて自動的に所定の表示
コントラスト設定電圧ＶＬＣＤ が得られるように何ら
かの手段を講じなくてはならない。なお、前記において
は、温度補償回路を有する分割抵抗方式のバイアス回路
を例にとって説明したが、温度補償回路を有しない分割
抵抗方式のバイアス回路においても同様の不都合がある
。
【０００８】本発明は、かかる課題を解決するためにな
されたものであって、安価にして高性能の液晶表示装置
を構築可能なバイアス回路の回路構成を提供することを
目的とするものである。
されたものであって、安価にして高性能の液晶表示装置
を構築可能なバイアス回路の回路構成を提供することを
目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、前記の目的を
達成するため、ドライバＬＳＩ内に組み込まれた表示コ
ントラスト設定電圧の分割抵抗を備えた液晶表示素子の
バイアス回路において、前記ドライバＬＳＩ内に差動増
幅回路を組み込んで、前記分割抵抗の一端に当該差動増
幅回路の出力端子を接続すると共に他端に電源回路の第
１の出力端子を接続し、また前記差動増幅回路のプラス
側の入力端子に前記第１の出力端子の電圧から生成され
た第１の基準電圧を接続すると共にマイナス側の入力端
子に前記電源回路の第２の出力端子の電圧から生成され
た第２の基準電圧を接続した。
達成するため、ドライバＬＳＩ内に組み込まれた表示コ
ントラスト設定電圧の分割抵抗を備えた液晶表示素子の
バイアス回路において、前記ドライバＬＳＩ内に差動増
幅回路を組み込んで、前記分割抵抗の一端に当該差動増
幅回路の出力端子を接続すると共に他端に電源回路の第
１の出力端子を接続し、また前記差動増幅回路のプラス
側の入力端子に前記第１の出力端子の電圧から生成され
た第１の基準電圧を接続すると共にマイナス側の入力端
子に前記電源回路の第２の出力端子の電圧から生成され
た第２の基準電圧を接続した。
【００１０】また、ドライバＬＳＩ内に組み込まれた表
示コントラスト設定電圧の分割抵抗と、前記ドライバＬ
ＳＩに付設され、前記表示コントラスト設定電圧の温度
補償を行なうサーミスタとを備えた液晶表示素子のバイ
アス回路において、前記ドライバＬＳＩ内に差動増幅回
路を組み込んで、前記分割抵抗の一端に当該差動増幅回
路の出力端子を接続すると共に他端に電源回路の第１の
出力端子を接続し、また前記差動増幅回路のプラス側の
入力端子に前記第１の出力端子の電圧から生成された第
１の基準電圧を接続すると共にマイナス側の入力端子に
前記電源回路の第２の出力端子の電圧から生成された第
２の基準電圧を接続し、前記差動増幅回路のマイナス側
の入力端子と出力端子との間に前記サーミスタを設定し
た。
示コントラスト設定電圧の分割抵抗と、前記ドライバＬ
ＳＩに付設され、前記表示コントラスト設定電圧の温度
補償を行なうサーミスタとを備えた液晶表示素子のバイ
アス回路において、前記ドライバＬＳＩ内に差動増幅回
路を組み込んで、前記分割抵抗の一端に当該差動増幅回
路の出力端子を接続すると共に他端に電源回路の第１の
出力端子を接続し、また前記差動増幅回路のプラス側の
入力端子に前記第１の出力端子の電圧から生成された第
１の基準電圧を接続すると共にマイナス側の入力端子に
前記電源回路の第２の出力端子の電圧から生成された第
２の基準電圧を接続し、前記差動増幅回路のマイナス側
の入力端子と出力端子との間に前記サーミスタを設定し
た。
【００１１】
【作用】前記したようにドライバＬＳＩに組み込まれる
分割抵抗Ｒａ，Ｒｂは、抵抗値のバラツキは大きいもの
の、分割抵抗Ｒａ，Ｒｂのバラツキの比は小さい。した
がって、電源回路の出力から第１および第２の基準電圧
を生成して差動増幅回路のプラス側およびマイナス側の
入力端子に接続すると、分割抵抗部の両端に一定の表示
コントラスト設定電圧を印加することができ、人手によ
る抵抗値調整工程を経ることなく、ドライバＬＳＩ組み
込み形の分割抵抗Ｒａ，Ｒｂを用いたバイアス回路を構
成することができる。
分割抵抗Ｒａ，Ｒｂは、抵抗値のバラツキは大きいもの
の、分割抵抗Ｒａ，Ｒｂのバラツキの比は小さい。した
がって、電源回路の出力から第１および第２の基準電圧
を生成して差動増幅回路のプラス側およびマイナス側の
入力端子に接続すると、分割抵抗部の両端に一定の表示
コントラスト設定電圧を印加することができ、人手によ
る抵抗値調整工程を経ることなく、ドライバＬＳＩ組み
込み形の分割抵抗Ｒａ，Ｒｂを用いたバイアス回路を構
成することができる。
【００１２】また、差動増幅回路のマイナス側の入力端
子と出力端子との間に前記サーミスタを設定すると、液
晶表示素子の温度に応じて常に表示コントラスト設定電
圧を最適値に調整することができるので、同じく人手に
よる抵抗値調整工程を経ることなく、ドライバＬＳＩ組
み込み形の分割抵抗Ｒａ，Ｒｂを用いた温度補償回路付
きのバイアス回路を構成することができる。よっていず
れの場合にも、液晶表示装置の製造コストを低減するこ
とができる。
子と出力端子との間に前記サーミスタを設定すると、液
晶表示素子の温度に応じて常に表示コントラスト設定電
圧を最適値に調整することができるので、同じく人手に
よる抵抗値調整工程を経ることなく、ドライバＬＳＩ組
み込み形の分割抵抗Ｒａ，Ｒｂを用いた温度補償回路付
きのバイアス回路を構成することができる。よっていず
れの場合にも、液晶表示装置の製造コストを低減するこ
とができる。
【００１３】
【実施例】図１は本発明に係るバイアス回路の一例を示
す回路図である。この図に示すように本例のバイアス回
路は、図示外のコモン信号ドライバおよびセグメント信
号ドライバなどと共にドライバＬＳＩ３内に組み込まれ
た分割抵抗Ｒａ，Ｒｂと、同じくドライバＬＳＩ３内に
組み込まれたオペアンプなどの差動増幅回路４と、表示
コントラスト設定電圧ＶＬＣＤ を図示しない液晶表示
素子の温度に応じて常に最適値に調整するサーミスタ２
と、電源回路１と、必要な外部抵抗Ｒ１ ，Ｒ２ ，Ｒ
３ とから構成されている。
す回路図である。この図に示すように本例のバイアス回
路は、図示外のコモン信号ドライバおよびセグメント信
号ドライバなどと共にドライバＬＳＩ３内に組み込まれ
た分割抵抗Ｒａ，Ｒｂと、同じくドライバＬＳＩ３内に
組み込まれたオペアンプなどの差動増幅回路４と、表示
コントラスト設定電圧ＶＬＣＤ を図示しない液晶表示
素子の温度に応じて常に最適値に調整するサーミスタ２
と、電源回路１と、必要な外部抵抗Ｒ１ ，Ｒ２ ，Ｒ
３ とから構成されている。
【００１４】分割抵抗部は、直列接続された５つの抵抗
（第１の抵抗値Ｒａを有する４つの抵抗と、第２の抵抗
値Ｒｂを有する１つの抵抗）からなり、電源回路１の第
１の出力端子（出力電圧がＶＤＤ）と差動増幅回路４の
出力端子との間に直列に接続されている。そして、各抵
抗の接続点から、液晶表示素子のデューティ駆動に必要
な６レベルの電圧ＶＤＤ〜Ｖ５ が取り出されている。
（第１の抵抗値Ｒａを有する４つの抵抗と、第２の抵抗
値Ｒｂを有する１つの抵抗）からなり、電源回路１の第
１の出力端子（出力電圧がＶＤＤ）と差動増幅回路４の
出力端子との間に直列に接続されている。そして、各抵
抗の接続点から、液晶表示素子のデューティ駆動に必要
な６レベルの電圧ＶＤＤ〜Ｖ５ が取り出されている。
【００１５】外部抵抗Ｒ２，Ｒ３は、差動増幅回路４に
入力される第１の基準電圧Ｖｉ１ を生成するためのも
のであって、電源回路１の第１の出力端子（出力電圧が
ＶＤＤ）とアース端子との間に直列に接続されており、
各外部抵抗Ｒ２ ，Ｒ３ の接続点から取り出される第
１の基準電圧Ｖｉ１ が差動増幅回路４のプラス側の入
力端子に入力されている。また外部抵抗Ｒ１ は、差動
増幅回路４に入力される第２の基準電圧Ｖｉ２ を生成
するためのものであって、前記電源回路１の第２の出力
端子（出力電圧がＶＯ ）と差動増幅回路４のマイナス
側の入力端子との間に直列に接続されており、外部抵抗
Ｒ１ の出力端から取り出される第２の基準電圧Ｖｉ２
が差動増幅回路４のマイナス側の入力端子に入力され
ている。これらの外部抵抗Ｒ１ ，Ｒ２ ，Ｒ３ は、
基準温度（例えば、２０℃）において、表示コントラス
ト設定電圧ＶＬＣＤ が使用される液晶表示素子の最適
値となるように設定される。
入力される第１の基準電圧Ｖｉ１ を生成するためのも
のであって、電源回路１の第１の出力端子（出力電圧が
ＶＤＤ）とアース端子との間に直列に接続されており、
各外部抵抗Ｒ２ ，Ｒ３ の接続点から取り出される第
１の基準電圧Ｖｉ１ が差動増幅回路４のプラス側の入
力端子に入力されている。また外部抵抗Ｒ１ は、差動
増幅回路４に入力される第２の基準電圧Ｖｉ２ を生成
するためのものであって、前記電源回路１の第２の出力
端子（出力電圧がＶＯ ）と差動増幅回路４のマイナス
側の入力端子との間に直列に接続されており、外部抵抗
Ｒ１ の出力端から取り出される第２の基準電圧Ｖｉ２
が差動増幅回路４のマイナス側の入力端子に入力され
ている。これらの外部抵抗Ｒ１ ，Ｒ２ ，Ｒ３ は、
基準温度（例えば、２０℃）において、表示コントラス
ト設定電圧ＶＬＣＤ が使用される液晶表示素子の最適
値となるように設定される。
【００１６】サーミスタ２は、差動増幅回路４のマイナ
ス側の入力端子と当該差動増幅回路４の出力端子との間
に設定される。
ス側の入力端子と当該差動増幅回路４の出力端子との間
に設定される。
【００１７】本例のバイアス回路は、電源回路１の出力
から第１および第２の基準電圧を生成して差動増幅回路
のプラス側およびマイナス側の入力端子に接続したので
、外部抵抗Ｒ１ ，Ｒ２ ，Ｒ３ を適宜選択すること
によって、基準温度における所定の表示コントラスト設
定電圧ＶＬＣＤ を無調整にて得ることができる。また
、差動増幅回路４のマイナス側の入力端子と出力端子と
の間にサーミスタ２を設定したので、液晶表示素子の温
度に応じて常に表示コントラスト設定電圧ＶＬＣＤ を
最適値に調整することができる。よって、人手による抵
抗値調整工程を経ることなく、ドライバＬＳＩ組み込み
形の分割抵抗Ｒａ，Ｒｂを用いた温度補償回路付きのバ
イアス回路を構成することができるので、液晶表示装置
の製造コストを低減することができる。
から第１および第２の基準電圧を生成して差動増幅回路
のプラス側およびマイナス側の入力端子に接続したので
、外部抵抗Ｒ１ ，Ｒ２ ，Ｒ３ を適宜選択すること
によって、基準温度における所定の表示コントラスト設
定電圧ＶＬＣＤ を無調整にて得ることができる。また
、差動増幅回路４のマイナス側の入力端子と出力端子と
の間にサーミスタ２を設定したので、液晶表示素子の温
度に応じて常に表示コントラスト設定電圧ＶＬＣＤ を
最適値に調整することができる。よって、人手による抵
抗値調整工程を経ることなく、ドライバＬＳＩ組み込み
形の分割抵抗Ｒａ，Ｒｂを用いた温度補償回路付きのバ
イアス回路を構成することができるので、液晶表示装置
の製造コストを低減することができる。
【００１８】なお、液晶表示素子をデューティ駆動する
駆動装置においては、低出力の外部電源回路を用いて大
きな表示コントラスト設定電圧ＶＬＣＤ を得られるよ
うにするため、ドライバＬＳＩ３内に昇圧回路を一体に
組み込み、この昇圧回路の出力端子をバイアス回路に接
続する構成が通常とられる。このような場合には、前記
実施例で示したように電源回路の出力端子をバイアス回
路に直接接続する構成に代えて、昇圧回路の出力端子を
バイアス回路に接続することもできる。
駆動装置においては、低出力の外部電源回路を用いて大
きな表示コントラスト設定電圧ＶＬＣＤ を得られるよ
うにするため、ドライバＬＳＩ３内に昇圧回路を一体に
組み込み、この昇圧回路の出力端子をバイアス回路に接
続する構成が通常とられる。このような場合には、前記
実施例で示したように電源回路の出力端子をバイアス回
路に直接接続する構成に代えて、昇圧回路の出力端子を
バイアス回路に接続することもできる。
【００１９】また、前記実施例においては、温度補償回
路を有する分割抵抗方式のバイアス回路を例にとって説
明したが、温度補償回路を有しない分割抵抗方式のバイ
アス回路についても摘要することができる。この場合に
は、図１のサーミスタ２に代えて通常の固定抵抗が設け
られる。
路を有する分割抵抗方式のバイアス回路を例にとって説
明したが、温度補償回路を有しない分割抵抗方式のバイ
アス回路についても摘要することができる。この場合に
は、図１のサーミスタ２に代えて通常の固定抵抗が設け
られる。
【００２０】
【発明の効果】以上説明したように、本発明によると、
人手による抵抗値調整工程を経ることなくドライバＬＳ
Ｉ組み込み形の分割抵抗Ｒａ，Ｒｂを用いたバイアス回
路を構成することができるので、液晶表示装置の製造コ
ストを低減することができる。
人手による抵抗値調整工程を経ることなくドライバＬＳ
Ｉ組み込み形の分割抵抗Ｒａ，Ｒｂを用いたバイアス回
路を構成することができるので、液晶表示装置の製造コ
ストを低減することができる。
【図１】本発明に係るバイアス回路の回路図である。
【図２】従来例に係るバイアス回路の回路図である。
【図３】液晶表示素子の温度特性を示すグラフ図である
。
。
１ 電源回路
２ サーミスタ
３ ドライバＬＳＩ
４ 差動増幅回路
Ｒａ，Ｒｂ 分割抵抗
Ｒ１〜Ｒ３ 外部抵抗
ＶＤＤ 第１の電源電圧
ＶＯ 第２の電源電圧
Ｖｉ１ 第１の基準電圧
Ｖｉ２ 第２の基準電圧
Claims (2)
- 【請求項１】 ドライバＬＳＩ内に組み込まれた表示
コントラスト設定電圧の分割抵抗を備えた液晶表示素子
のバイアス回路において、前記ドライバＬＳＩ内に差動
増幅回路を組み込んで、前記分割抵抗の一端に当該差動
増幅回路の出力端子を接続すると共に他端に電源回路の
第１の出力端子を接続し、また前記差動増幅回路のプラ
ス側の入力端子に前記第１の出力端子の電圧から生成さ
れた第１の基準電圧を接続すると共にマイナス側の入力
端子に前記電源回路の第２の出力端子の電圧から生成さ
れた第２の基準電圧を接続したことを特徴とする液晶表
示素子のバイアス回路。 - 【請求項２】 ドライバＬＳＩ内に組み込まれた表示
コントラスト設定電圧の分割抵抗と、前記ドライバＬＳ
Ｉに付設され、前記表示コントラスト設定電圧の温度補
償を行なうサーミスタとを備えた液晶表示素子のバイア
ス回路において、前記ドライバＬＳＩ内に差動増幅回路
を組み込んで、前記分割抵抗の一端に当該差動増幅回路
の出力端子を接続すると共に他端に電源回路の第１の出
力端子を接続し、また前記差動増幅回路のプラス側の入
力端子に前記第１の出力端子の電圧から生成された第１
の基準電圧を接続すると共にマイナス側の入力端子に前
記電源回路の第２の出力端子の電圧から生成された第２
の基準電圧を接続し、前記差動増幅回路のマイナス側の
入力端子と出力端子との間に前記サーミスタを設定した
ことを特徴とする液晶表示素子のバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16248691A JP2812584B2 (ja) | 1991-06-07 | 1991-06-07 | 液晶表示素子のバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16248691A JP2812584B2 (ja) | 1991-06-07 | 1991-06-07 | 液晶表示素子のバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04361225A true JPH04361225A (ja) | 1992-12-14 |
| JP2812584B2 JP2812584B2 (ja) | 1998-10-22 |
Family
ID=15755534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16248691A Expired - Lifetime JP2812584B2 (ja) | 1991-06-07 | 1991-06-07 | 液晶表示素子のバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812584B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734379A (en) * | 1994-12-26 | 1998-03-31 | Sharp Kabushiki Kaisha | Liquid crystal display device |
-
1991
- 1991-06-07 JP JP16248691A patent/JP2812584B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734379A (en) * | 1994-12-26 | 1998-03-31 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2812584B2 (ja) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63115213A (ja) | 定電圧電源回路 | |
| JP2898527B2 (ja) | 温度補償電圧発生回路 | |
| JP3016143B2 (ja) | 液晶用電源回路 | |
| JP2774881B2 (ja) | ガンマ補正回路 | |
| JPH04361225A (ja) | 液晶表示素子のバイアス回路 | |
| JPS6122766B2 (ja) | ||
| JP2639108B2 (ja) | 液晶表示濃度調整回路 | |
| JP2702407B2 (ja) | 温度補償回路 | |
| JPH01140212A (ja) | 低電圧ｍｏｓ基準電圧回路 | |
| JP2001117068A (ja) | 液晶用電源回路 | |
| JPH08185233A (ja) | 可変電圧回路 | |
| JPS61140990A (ja) | 液晶表示素子用温度補償回路 | |
| JP3627200B2 (ja) | 曲線を直線の組み合わせで近似させる回路 | |
| JPS6218923B2 (ja) | ||
| JPS6341839Y2 (ja) | ||
| JPS6111779Y2 (ja) | ||
| JPS61147610A (ja) | 増幅度安定化回路 | |
| JPH04343325A (ja) | 液晶表示素子のコントラスト調整回路 | |
| JP3379194B2 (ja) | Ｌｄ駆動回路の前処理回路 | |
| JPH0326674Y2 (ja) | ||
| JP2520272Y2 (ja) | 直流モータの回転速度制御装置 | |
| JPS6020613A (ja) | サ−ミスタを使用する温度補償回路 | |
| JPH06161572A (ja) | 温度補償型定電圧回路 | |
| JPH0447761B2 (ja) | ||
| JPH0346771B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |