JPS5863870A - 検査システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｘ肚Δ互１ 本発明は回路網検査システム、具体的にはモノリシック
同格チップ及び／又はモジュールの間に存在する回路網
の完全性を確認するだめの改ｐされた回路網システムに
関する。より具体的１には、２１り発明１ｄ　ｒｉ・１
路網上の電圧が所定の回路動作範囲内に入る宙を確認す
る改良された回路網完全性検査システムに関する。

Ｉ　ＢＭ　　Ｔｅｃｈｎｉｃａｌ　　Ｄｉｓｃｌｏｓｕ
ｒｅＢｕｌｌｅｔｉｎ、Ｖｏｔ、２２、Ａ８Ｊ　　Ｊａ
ｎｕａｒｙ１９８０、ｐｐ、３６７９〜５６８０に、検
査ラッチをセットすみために制御線上の併動を用いる回
路検査構成が示され解説されている。しかし、この構成
は制御線上の所定の境界的電圧限界からのずれを検出す
る稟を意図していない。

発明の要約 本発明は集積回路技術に関連して特に有用な新規な回路
検査構成を提供する。あるチップから別のチップへ至る
回路、又はいくつかのチップから成るモジュールの間の
回路の完全性の重要性は増大し続けている。単一のチッ
プ上に含まれる回路の完全性は、半導体回路の製造自体
の品′θｆ管理によって通常保障Δ力、る３、従ってチ
ップからチップへ又ニ１：モジュールカラモジコー−ル
への図ｐＡ、が；１：：１１１−に動作する事を検査す
る事シバ次第にｉｔ’；：　、’９１；化している。本
発明の良好な態様に：１．・いて、しひｌ°１１回路網
十の電Ｆ［は基′／ｆ、ｌ、電圧とＩ　Ｐ、　１ｌｉｅ
され乙９、も１．、　ｉ　１１略網電１］゛が所定の眼
界内で々Ｖ）−れｌ＋−１’、　、エラー信弓が発生−
，ｌ−る。本発明を用い＃］、げノぐ）髪用ｔ１“ｉｌ
ｌ・ｈ’＋　ｆＩ′、　（１、ＳＴ）の利点を保ちなが
ら、チップへの各１）ｊ　ｌ：１．＋１４’ｉ！　ｉｌ
Ｌにそのような極在構成を設ける中が、ｊｌ−済的に用
゛能ｆある。

従って本発明の主′ｈ、ｌ−，１的ｒ１１．１月・ノＩ
―＋Ｉすｉ（十の所定の電圧範囲からのす）′Ｉイ、・
検１１冒Ｊ−る中に９１：るモノリンツク回路チップ間
のｌ１ｌ−／７’ｌ妾に４Ａ−に門−・１−る改良さノ
コだ回路網検査システノ、をｌ、’　（Ｉじ１−る車で
；！’＋　／＞。

凹好な実施例の居明 半導体回路に訃いて　ｊｌ、、ｌｉ定の回１烙ファミリ
ーはある電圧値が論Ｐ１（植「１」を表１つすものと考
えらｆ’ｌ、別の電１］ヨ値が論Ｆ’ｌ！ｆ１１’ｃ　
「０１を；ず゛くわ一１１゛ものと考えらレル。？ｆ　
１　図（／’−小−Ｊ−Ｊ：うに、論１ｌｌｌ［１−１
け醍小（”）正アップ・レベルろと一トシ：　’にのｉ
ｔ了゛ソ−ノ°・［／べ（ろ） ル５との間の電圧として定義さ力２る。レベル５よりも
高い領域の電圧は無効領域７であるとみなされる。同様
に論理「Ｏ」に関する有効電圧領域は最小の負ダウン・
レベル９と最大の負ダウン・レベル１１との間の領域と
して定義さ力、る。址だレベル１１よりも低い即ち大き
な負電圧は無効領域１′５にあるどみ寿される。回路接
続中にブレークあるいはオーブン１「１１路が生じると
、回路は受信端において回路技術特有の電圧レベルにフ
ロートする。そのよりんブレークはワイヤ接続、プリン
ト回路接続、はんだ接続などにおいて発生し得る。

いずれの場合も、電圧は第１図に示す領域７又は１３の
ような無効領域に入る。以下の例ではグラウンド・ダウ
ン論理回路技術全仮定するが、本発明（性グラウンド・
アップ技術にも等しく適用できる。

関係す７！−ｆ％１．ｌの回路網が第２図に示Δれてい
る。

ここで駆動器１５けプル・ダウン抵抗１７が付属してお
り、共に第１のチップ１９上に位置している。駆動器は
第２のチップ２６に至る相互接続線（４） ２１を駆動する。に＋；＋２１に終＼シ１１．１回路２
５を」１！リイ・ｉけても」Ｃい。＋′にＩ２１　ｉｒ
ｌチッフ２３　、ｌｌＣ；Ｉ’＋ル８信′）奮２９の入
力端子２７に１Σ２　Ｋ、１．ジされる３、！ｌた１シ
ｊ１１１イ２７には受信２゛プル・ダウン抵抗３１　（
、、，１＞γＳ−ｌ゛１−される１、これ寸でに説明し
てき／こ全てのミ・ニイｒ１、；邑るチップから仙のチ
ップへ電気信−シづを伝；・ｈ・、１−乙だめの曲型的
且つ公知の構成を寿す。１ 回路検査回路３３は端子６５を経て端子２７に接続され
る。基準電圧源３７もｒｔｊ＋ｌｊ了ろ９を経て検査回
路３３に接続される。端イ２７の電１１−が第１図の無
効領域の１つに入った結１４、′として検査回路からエ
ラー信号出力が？−Ｊ−ると、それｖ１２、端コｒ４１
及び４３に与えられる１、 適当な検査回路ろろの；＋Ｙ、、ｔ（ＩＩがｉ’ＴＩ；
ろ図に１１是さｔｌている。入力端子３５ｉ１：第１の
トランジスタ′ｌ゛１のベースに接続され、そのエミッ
タ１７．１：　Ｔ１）、’　？のトランジスタのエミッ
タに、及γ１−１１叫１“１．１も２を経て１′１．　
’ｆｉｊ几１［源に接続される。トランジスタ′１゛２
のべ−ｘ　（ｄ、’ＦＷ子３９を経て基準電１−１τ６
１１１ろ７に胱糾］重＼；ｌ　ｒ、　７）、寸だトラン
ジスタＴ１及び′１゛２のニアＩレクタは各々１ｌ（ｊ
、ｌ）“１、Ｒ１及びＲ３を経て接地、され、ｍ４５及
び４７を経てトランジスタ１゛３及びＩ４のベースに接
続される。Ｔ３及びＩ４のエミッタは共に負電圧源Ｖ２
に接続され、Ｔろ及びＩ４のコレクイは各々抵抗Ｒ４及
ｒドＲ５を経て接地される。また出力端子４１及び４３
は各々トランジスタＴ３及びＩ４のコレクタに接続され
る。

動作中にもし端子２７の電圧が正に増加して無効領域中
の値に至れば、そ力５は基準電圧レベルを越え、トラン
ジスタＴ１をターン・オンする。従ってトランジスタＴ
３はターン・オフされ、エラー出力信号が端子４１に生
じる。図示した構成は「フロート・アップ」検査用のも
のである。「フロート・ダウン」検査には、線４５及び
４７がその一端に於て交換されるべきである。

最適動作のために、高い入力インピーダンス及び比較器
に関して小さ々線型領域を与えるために、４」（抗Ｒ２
は可能々限り大きく、抵抗Ｒ１は可能な限り小さくある
べきである。基準電圧源３７は任意の温度安定化電瀞で
良い。電源３７及び検査回路３３は当然、受信器２９と
同じチップ」二に配置され、る。

第４図は２つの回路デツプ間の杓数の相互１メｆ続２１
ａ、２１ｈ及び２１ｃを示すｎ　ｉｌｉ’＋　１ｌｉｌ
ｒ器１５ａ１１５ｂ＆ｒド１５　ｃ　ｋｌＪ１１応−Ｊ
−７１Ｍ；’　ｌＮｌ’ｉに信シ（を４１１給し、それ
らの信号は対応する受信器２９ａ、２９ｈ及び２９　ｃ
　Ｋ　Ｊ：　ツテ受信すり、　ル、、１メ９１ｙ；、；
ｒｔ）保全（’ｌｃｌ：回路検査回路３３ａ、３３１）
及び３ろｃによって検査される。検査回路からのエラー
用力信−シ−ｉ、ｉｊ１例えばＯＲ回路５１によって紹
み合され、チップへの相互接続のいす力かに故ＩＸｒ’
：ｒの牛じ／２．　＋１を知ら一田る出力を中−のエラ
ー出力信１；胚Ｉ５３に牛しさせる。

またエラー出力信−シ−：けラッチ５５ａ、５５ｂ及び
５５ｃ等の伺属ラッチを七ット１〜不適当な箱；圧の発
生の表示を保存−４−るためにＩｌｌいても良い。

とのシステム１１、任音の型の′市１気信寺１糺！　（
！ｆｉｌｌ　’（ｉｌｌｌ、データ、その他）上の１１
）ケ１顧あるいＦ１エラーのＩｆａ　＋１を・１．９善
し、１１々障アイソレーシヨン４・改Ｓ”４　Ｌ　、パ
リティ検査、剰余検査ル１′とｌ　ｌ；　）ｌｉｔｌ、
て回路１．：を節約し、そして関連Ｎ−るチップ又ｖ、
１モジュール上の入力及び出力の相互４α続数を節約す
る。

（７）

【図面の簡単な説明】

第１図１は信月醜上の可能な電圧レベルの関係を説明す
る電圧レベル図、 第２図は２つのチップ間の相互接続回路及び本発明の良
好な実施例を示す図、 第６図は第２図の構成で用い得る比較回路の詳細々回路
図、 第４図はチップ間の複数の相互接続を示す図である。 出１１ａ（人　　　　インターナジョブフレ・ビジネス
・マシーンズ・コーポレーション（８） ４０９

Claims (2)

【特許請求の範囲】
1. （１）複数の相互接続がなされた複数のモノリシック回
   路構造間の回路網を検査するだめの検査システムであっ
   て、 上記回路構造上の複数の相互接続端子に１」−記回路構
   造上の基準電圧源と、上記相互接続端子の各々の電圧を
   上記基準電圧と比較して上記端子の電圧が上記基準電圧
   から所定の値以上異なる時にエラー出力信号を発生する
   手段とを含む検査システム。
2. （２）上２相互接続端子が入力端子である特許請求の範
   囲第（１）項記載の検査システム。