JPS5863223A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5863223A JPS5863223A JP56162962A JP16296281A JPS5863223A JP S5863223 A JPS5863223 A JP S5863223A JP 56162962 A JP56162962 A JP 56162962A JP 16296281 A JP16296281 A JP 16296281A JP S5863223 A JPS5863223 A JP S5863223A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- waveform
- gate
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はリング発振回路にコンデンサ変調をかけた発
振回路の改良に関する。
振回路の改良に関する。
1チツグマイクロコンピユータ等のLSI (大規模集
積回路)の原発振回路として用いられる発振回路には、
水晶振動子やセラミック振動子等の固有振動数を持つ振
動子を用い友ものは別として、振−子を用いないものに
対しては発振ロセス/ダラメータ、あるいは温度等の変
化に対する発振周波数の安定性を意味する。
積回路)の原発振回路として用いられる発振回路には、
水晶振動子やセラミック振動子等の固有振動数を持つ振
動子を用い友ものは別として、振−子を用いないものに
対しては発振ロセス/ダラメータ、あるいは温度等の変
化に対する発振周波数の安定性を意味する。
ところで、最近のLSIは小型計算機用、ゲーム機器用
等を代表に1その低消費電力化の著しい進歩があり、低
消費電力化に伴なってLSIを動作させる電源電圧も4
.5vから3.Ovさらには1.5vへと次第に減少す
る傾向にある。このことtliLsI内に形成されてい
る発振回路への電源電圧も減少するということであり、
LSI内部のトランジスタのしきい値電圧に電源電圧が
近づいて〈Σ。このために発振周波数の安定化は、より
一段と厳しいものになってきている。
等を代表に1その低消費電力化の著しい進歩があり、低
消費電力化に伴なってLSIを動作させる電源電圧も4
.5vから3.Ovさらには1.5vへと次第に減少す
る傾向にある。このことtliLsI内に形成されてい
る発振回路への電源電圧も減少するということであり、
LSI内部のトランジスタのしきい値電圧に電源電圧が
近づいて〈Σ。このために発振周波数の安定化は、より
一段と厳しいものになってきている。
第1図はリング発振回路にコンデンサ変調をかけたいわ
ゆるCR発振回路の従来の回路構成図である。この回路
は3個のインノ4−タ(反転回路)z、z、3を多段接
続し、終段のインノ4−夕3の出力側と初段のインバー
タ1の入力側との間に帰還用抵抗4を挿入し、さらに2
段目のインバータ2の出力側と初段のインバータ10入
力側との間に変調用コンデンサ5を挿入するようにした
ものであるOなお、lIc1図中の2個のダイオード6
.7と抵抗8は保護用のものであり、コンデンサ9は浮
遊容量を等測的に表わしたものである。
ゆるCR発振回路の従来の回路構成図である。この回路
は3個のインノ4−タ(反転回路)z、z、3を多段接
続し、終段のインノ4−夕3の出力側と初段のインバー
タ1の入力側との間に帰還用抵抗4を挿入し、さらに2
段目のインバータ2の出力側と初段のインバータ10入
力側との間に変調用コンデンサ5を挿入するようにした
ものであるOなお、lIc1図中の2個のダイオード6
.7と抵抗8は保護用のものであり、コンデンサ9は浮
遊容量を等測的に表わしたものである。
このような構成の従来の発振回路における理想的な発振
周波数fは次式で与えられるOC4:変調用コンデンサ
5の値 R1:帰還用抵抗4の抵抗値 ところが、上記回路を実際にIC化した場合には、主に
下記の■から■の各項目の要因により個々のLSIに一
律に上記(1)式は成立せず、LSI間で発振周波数に
バラツキが生じて一定の発振周波数が得られないという
欠点がある0■ 帰還用抵抗4のバラツキ ■ 変調用コンデンサ5のバラツキ ■ ダイオード6、rおよびコンデンサ9の存在■ イ
ンバータ1.2.3を構成するトランジスタのしきい値
電圧vthのバラツキ■ 電源電圧−VDの変動 そこで次に上記各項目の要因について考察する〇まず、
■の項目の変調用コンデンサ5のバラツキについては、
C4の値が大きくなれば周波数fは減少し、小さくなれ
ば増加する。また■と■の項目については、インバータ
1.2.3を構成するトランジスタのしきい値電圧vt
hとこの回路に与えられる電源電圧VDとに依存する多
数接続された3個のイ11゜ ンパータ1.2.3の遅延時間t、のバラツキにより周
波数fが変動する。そしてこの遅延時間t、と周波数f
との関係は、t、が大になるとfは減少し、t、が小に
なると!が増加することは明らかであり、またvthが
小で周波数fが増大し、vthが大でfが減少し、電源
電圧vDKついてはこの逆の関係が成立するOそして下
記の1表は上記の各関係をまとめて示したものであシ、
また、M2図はこの関係を示す特性曲線図で、第2図゛
中の曲線イは電源電圧ちに対する周波数fの変化を、曲
線口はしきい値電圧■thに対する周波数fの変化を、
曲線ノ・は変調用コンデンサ5の値C4に対する周波数
fのに化をそれぞれ示す・れたものであシ、その目的と
するところは、奇数個の反転回路、帰還用抵抗および変
調用容量からなる従来の発振回路の各バラツキ要因に対
する発振周波数のバラツキを補正することKより、個々
の回路で一定の発振周波数を得ることができる発振回路
を提供することにある。
周波数fは次式で与えられるOC4:変調用コンデンサ
5の値 R1:帰還用抵抗4の抵抗値 ところが、上記回路を実際にIC化した場合には、主に
下記の■から■の各項目の要因により個々のLSIに一
律に上記(1)式は成立せず、LSI間で発振周波数に
バラツキが生じて一定の発振周波数が得られないという
欠点がある0■ 帰還用抵抗4のバラツキ ■ 変調用コンデンサ5のバラツキ ■ ダイオード6、rおよびコンデンサ9の存在■ イ
ンバータ1.2.3を構成するトランジスタのしきい値
電圧vthのバラツキ■ 電源電圧−VDの変動 そこで次に上記各項目の要因について考察する〇まず、
■の項目の変調用コンデンサ5のバラツキについては、
C4の値が大きくなれば周波数fは減少し、小さくなれ
ば増加する。また■と■の項目については、インバータ
1.2.3を構成するトランジスタのしきい値電圧vt
hとこの回路に与えられる電源電圧VDとに依存する多
数接続された3個のイ11゜ ンパータ1.2.3の遅延時間t、のバラツキにより周
波数fが変動する。そしてこの遅延時間t、と周波数f
との関係は、t、が大になるとfは減少し、t、が小に
なると!が増加することは明らかであり、またvthが
小で周波数fが増大し、vthが大でfが減少し、電源
電圧vDKついてはこの逆の関係が成立するOそして下
記の1表は上記の各関係をまとめて示したものであシ、
また、M2図はこの関係を示す特性曲線図で、第2図゛
中の曲線イは電源電圧ちに対する周波数fの変化を、曲
線口はしきい値電圧■thに対する周波数fの変化を、
曲線ノ・は変調用コンデンサ5の値C4に対する周波数
fのに化をそれぞれ示す・れたものであシ、その目的と
するところは、奇数個の反転回路、帰還用抵抗および変
調用容量からなる従来の発振回路の各バラツキ要因に対
する発振周波数のバラツキを補正することKより、個々
の回路で一定の発振周波数を得ることができる発振回路
を提供することにある。
以下図面を参照してこの発明の一実施例を説る箇所には
同一符号を付してその説明は省略し、したがって異なる
箇所のみを抽出して説明するOまず前記帰還用抵抗4と
並列的に、所定の抵抗値R2を有する抵抗11とソース
、ドレイン間が並列接続されたnチャンネルMO8)ラ
ンジスタ12およびpチャンネルMO8)ランジスタI
SからなるトランスファダートL」との直列回路が接続
される口また第3図において直列されている2個のイン
バータ11.16は、前記イン/マー夕7 + 2*
Jと同一構造のものであり、またこの両インノ4−夕1
5,16の各出力側と基準電位点との間には前記変調用
コンデンサ5と同一製造プロセスにより形成される2個
の各コンデンサ17.18それぞれが挿入されていて、
この両インバータ15.16および両コンデンサ12゜
18は前記インバータ2の出力側から得られる発振波形
を遅延する遅延回路Uを構成している。
同一符号を付してその説明は省略し、したがって異なる
箇所のみを抽出して説明するOまず前記帰還用抵抗4と
並列的に、所定の抵抗値R2を有する抵抗11とソース
、ドレイン間が並列接続されたnチャンネルMO8)ラ
ンジスタ12およびpチャンネルMO8)ランジスタI
SからなるトランスファダートL」との直列回路が接続
される口また第3図において直列されている2個のイン
バータ11.16は、前記イン/マー夕7 + 2*
Jと同一構造のものであり、またこの両インノ4−夕1
5,16の各出力側と基準電位点との間には前記変調用
コンデンサ5と同一製造プロセスにより形成される2個
の各コンデンサ17.18それぞれが挿入されていて、
この両インバータ15.16および両コンデンサ12゜
18は前記インバータ2の出力側から得られる発振波形
を遅延する遅延回路Uを構成している。
そしてとの“遅延回路すからの遅延波形はANDゲート
20およびNORゲート21それぞれの一方入力端に与
えられる。また上記AND )Ia−)20およびN0
RP−ト21それぞれの他方入力端には、上記遅延回路
19で遅延される前の発振波形が与えられる。さらに上
記AND f −)20およびNORゲート2ノの出力
はともにもう1個0NORゲート22に与えられる。上
記ANDゲート20および2個のNORゲート21.2
1は排他的論理和回路23を構成していて、この回路2
3Fi上記発振波形に対する遅延波形の遅延期間に相当
する信号を出力し、この信号は直接、前記トランスフア
r−ト14のnチャンネルMO8)ランジスタ12のダ
ートに与えられるとともにインバータ24を介してトラ
ンス7アグート14のpチャンネルMO8)ランジスタ
13のゲートに与えられるoしたがってトランスファゲ
ート140両MO8)ランジスタ12゜xsld、上記
排他的論理回路との出力によりスイ、テ制御される。
20およびNORゲート21それぞれの一方入力端に与
えられる。また上記AND )Ia−)20およびN0
RP−ト21それぞれの他方入力端には、上記遅延回路
19で遅延される前の発振波形が与えられる。さらに上
記AND f −)20およびNORゲート2ノの出力
はともにもう1個0NORゲート22に与えられる。上
記ANDゲート20および2個のNORゲート21.2
1は排他的論理和回路23を構成していて、この回路2
3Fi上記発振波形に対する遅延波形の遅延期間に相当
する信号を出力し、この信号は直接、前記トランスフア
r−ト14のnチャンネルMO8)ランジスタ12のダ
ートに与えられるとともにインバータ24を介してトラ
ンス7アグート14のpチャンネルMO8)ランジスタ
13のゲートに与えられるoしたがってトランスファゲ
ート140両MO8)ランジスタ12゜xsld、上記
排他的論理回路との出力によりスイ、テ制御される。
次に上記のように構成された回路の作用を第4図(a)
ないしく@)K示す波形図を併用して説明する。まず、
回路に電源電圧VDを与えると、帰還用抵抗4と変調用
コンデンサ5との接続点aには[4図(a)に示すよう
な銅分波形が得られる。まえ、遅延回路190入力端で
ある5点には、上記a点の柩分波形を波形整形した第4
図6)に示すような矩形状の発振波形が得られる0この
発振波形は遅延回路19によって遅延さnるために、こ
の遅延回路19からは第4図(C)に示すように11゛
レベルへの立上りあるいは0レベルへの立下りが発振波
形に対して遅延された遅延波形が得られる・したがって
排他的論理和回路23の出力は、第4図(d)に示すよ
うに、第4図(b) 、 (e) K示す両波形のレベ
ルが一致した際には0レベルとなシネ一致の際にFii
レベルとなるような波形となシ、まをこの回路23の出
力を反転するインバータ24の出力波形は第4図(、)
に示すように第4図(d)の波形とは逆位相のものとな
る。そして第4図(d)* (・)に示す波形がそれぞ
れ1し々ル、0レベルとなりている1、、、15.・・
・の期間にトランファゲート14がオンし、この期間だ
け帰還用抵抗4に抵抗11が並列接続されることになる
。したがって、この期間、発振回路の帰還抵抗社帰還用
抵^゛4と抵抗11・との並列抵抗となシ、その抵抗値
RT、は次式で与えられるO R2:抵抗11の抵抗値 一方、第4図(d) 、 、(@)に示す波形がそれぞ
れ0レベル、ルベルとなっているj2+!4+・・・の
期間ではトランス7アグート14はオフし、発振回元
− 路?帰還抵抗はf々の帰還用抵抗4のみとなるため、そ
の時の抵抗値”T2は次式で与え9れるORT、2 ”
”1 −=−イ3)この結果
、t1+L3+・・・の期間における前記a点歓 の留分波形の時定τ1は次式で与えられる。
ないしく@)K示す波形図を併用して説明する。まず、
回路に電源電圧VDを与えると、帰還用抵抗4と変調用
コンデンサ5との接続点aには[4図(a)に示すよう
な銅分波形が得られる。まえ、遅延回路190入力端で
ある5点には、上記a点の柩分波形を波形整形した第4
図6)に示すような矩形状の発振波形が得られる0この
発振波形は遅延回路19によって遅延さnるために、こ
の遅延回路19からは第4図(C)に示すように11゛
レベルへの立上りあるいは0レベルへの立下りが発振波
形に対して遅延された遅延波形が得られる・したがって
排他的論理和回路23の出力は、第4図(d)に示すよ
うに、第4図(b) 、 (e) K示す両波形のレベ
ルが一致した際には0レベルとなシネ一致の際にFii
レベルとなるような波形となシ、まをこの回路23の出
力を反転するインバータ24の出力波形は第4図(、)
に示すように第4図(d)の波形とは逆位相のものとな
る。そして第4図(d)* (・)に示す波形がそれぞ
れ1し々ル、0レベルとなりている1、、、15.・・
・の期間にトランファゲート14がオンし、この期間だ
け帰還用抵抗4に抵抗11が並列接続されることになる
。したがって、この期間、発振回路の帰還抵抗社帰還用
抵^゛4と抵抗11・との並列抵抗となシ、その抵抗値
RT、は次式で与えられるO R2:抵抗11の抵抗値 一方、第4図(d) 、 、(@)に示す波形がそれぞ
れ0レベル、ルベルとなっているj2+!4+・・・の
期間ではトランス7アグート14はオフし、発振回元
− 路?帰還抵抗はf々の帰還用抵抗4のみとなるため、そ
の時の抵抗値”T2は次式で与え9れるORT、2 ”
”1 −=−イ3)この結果
、t1+L3+・・・の期間における前記a点歓 の留分波形の時定τ1は次式で与えられる。
τ、=:(C,+C2)・R□ −一−
−イ4)C2:コンデンサ9の値 また同様K t2.t4.・・・の期間におけるa点の
微分波形の時定数τ2は次式で与えられるOT z=(
Ct +Cx )・R72−・−−−−(5)ここで6
然のことながらRT、<RT、2であるからT、〈τ2
となり、時定数は* 1 :+ i 5 +・・・の期
間の方が1、.141・・・の期間よりも小さい。した
がって1この実施例回路での発振周期は従来の回路より
も短かくなり、発振周波数は増加する。
−イ4)C2:コンデンサ9の値 また同様K t2.t4.・・・の期間におけるa点の
微分波形の時定数τ2は次式で与えられるOT z=(
Ct +Cx )・R72−・−−−−(5)ここで6
然のことながらRT、<RT、2であるからT、〈τ2
となり、時定数は* 1 :+ i 5 +・・・の期
間の方が1、.141・・・の期間よりも小さい。した
がって1この実施例回路での発振周期は従来の回路より
も短かくなり、発振周波数は増加する。
ところでこの実・掘例回路において、従来回路の発振周
期に対する周期変化の度合いは1..13゜・・・の期
間の長さKよって決定されるものであり、この期間の長
さが長い程その度合いは大きい。
期に対する周期変化の度合いは1..13゜・・・の期
間の長さKよって決定されるものであり、この期間の長
さが長い程その度合いは大きい。
つまりt1=tse”・・の長さが長い程、発振周期は
短かくなシ、これとは逆に発振周波数は増加する〇しか
も11,1s、・・・の期間の長さは遅延回路19の運
、延−間そのものであり、この回路19の遅延時間はイ
ンバータ15.16を構成するトランジスタのしきい値
電圧vth、コンデンサ17゜180値および電源電圧
VDの各要因に影響され、しかもインバータ1.511
6はインバータ1゜2.3と同一構造であり、さらにコ
ンデンサ17.18“は変調用コンデンサ5と同一製造
プロセスによって形成されるためKこれらのバラツキは
それぞれ同じ方向、たとえばインバータi、z、sを構
成するトランジスタのしきい値電圧vthが他の回路よ
りも増加したとするとインバータ1’j、1Bを構成す
るトランジスタのしきい値電圧vthも増加する方向に
変化する・そして遅延−回路19の各バラツキ要因すな
わち、コンデンサ17/、1Bの値C′、トランジスタ
のしきい値電圧vthおよび電源電圧VDの変化に対す
る1、、1.、・・・の期間(以下期間tと称する)の
長さの関係は下記の■表のようになる。また第5図はこ
の関係を示す特性曲線図で、第5図中の曲線イは電源電
圧VDに対する期間tの変化を、曲線口はしきい値電圧
vthに対する期間tの変化を、曲線ハはコンデンサ1
7.180値C′に対する期間tの変化をそれぞれ示す
。
短かくなシ、これとは逆に発振周波数は増加する〇しか
も11,1s、・・・の期間の長さは遅延回路19の運
、延−間そのものであり、この回路19の遅延時間はイ
ンバータ15.16を構成するトランジスタのしきい値
電圧vth、コンデンサ17゜180値および電源電圧
VDの各要因に影響され、しかもインバータ1.511
6はインバータ1゜2.3と同一構造であり、さらにコ
ンデンサ17.18“は変調用コンデンサ5と同一製造
プロセスによって形成されるためKこれらのバラツキは
それぞれ同じ方向、たとえばインバータi、z、sを構
成するトランジスタのしきい値電圧vthが他の回路よ
りも増加したとするとインバータ1’j、1Bを構成す
るトランジスタのしきい値電圧vthも増加する方向に
変化する・そして遅延−回路19の各バラツキ要因すな
わち、コンデンサ17/、1Bの値C′、トランジスタ
のしきい値電圧vthおよび電源電圧VDの変化に対す
る1、、1.、・・・の期間(以下期間tと称する)の
長さの関係は下記の■表のようになる。また第5図はこ
の関係を示す特性曲線図で、第5図中の曲線イは電源電
圧VDに対する期間tの変化を、曲線口はしきい値電圧
vthに対する期間tの変化を、曲線ハはコンデンサ1
7.180値C′に対する期間tの変化をそれぞれ示す
。
■表
ζζで期間t (t1+t3+−・)の長さが長い程(
増加する程)、発振周波数は増加するため、上記層表は
そのまま各要因と発振周波数fとの関係としてみること
ができる。そこで上記■我々前記1表あるいはlK5図
と第2図とをみると、互りに逆の関係になっていること
がわかる。すなわち、この仁とは、各要因に対する発振
周波数70変動がよプ少なくなる方向に補正されること
になる◎したがって、抵抗11の抵抗値R2を予め適癲
な値に設定しておけば、従来の発振回路に相当する部分
での各バラツキ要因(vth#C,、VD)に対する発
振周波数fのバラツキを補正でき、個々の回路で一定の
発振周波数fを得ることができる。なお、第6図は従来
回路において”thをパラメータとした場合の、電源電
圧VDに対する発振周波数fの一動特性を示す特性曲線
図であり、一方、第7図は上記実施例回路における同様
の特性曲線図である。第6図、第7図から明らかなよう
に従来回路でFi、VDが変化するに伴なってfは大幅
に変動するが、上記実施例回路ではVDが低い範囲でf
かわずかに変動するのみである。
増加する程)、発振周波数は増加するため、上記層表は
そのまま各要因と発振周波数fとの関係としてみること
ができる。そこで上記■我々前記1表あるいはlK5図
と第2図とをみると、互りに逆の関係になっていること
がわかる。すなわち、この仁とは、各要因に対する発振
周波数70変動がよプ少なくなる方向に補正されること
になる◎したがって、抵抗11の抵抗値R2を予め適癲
な値に設定しておけば、従来の発振回路に相当する部分
での各バラツキ要因(vth#C,、VD)に対する発
振周波数fのバラツキを補正でき、個々の回路で一定の
発振周波数fを得ることができる。なお、第6図は従来
回路において”thをパラメータとした場合の、電源電
圧VDに対する発振周波数fの一動特性を示す特性曲線
図であり、一方、第7図は上記実施例回路における同様
の特性曲線図である。第6図、第7図から明らかなよう
に従来回路でFi、VDが変化するに伴なってfは大幅
に変動するが、上記実施例回路ではVDが低い範囲でf
かわずかに変動するのみである。
第8図はこの発明の他の実施例の回路構成図である。上
記実施例回路では前記遅延回路190入力波形としてイ
ンバータ2の出力側から得られる発振波形を用いたが、
この実施例回路では3段目のインバータJの串力側から
の発振波形を遅延回路口に与えるようにしたものである
◎このため、遅延回路19KJriもう1個のインバー
タ25が追加され、さらにこのインバータ25の出力側
と基準電位点との間にはコンデンサ26が挿入され、か
つ排他的論理和回路Uの先端にインバータ27を追加し
ている◎なお、この発明は上記実施例に限定されるもの
ではなく、たとえば第3図において遅延回路19内の各
インバータ15.16の出力側と基準電位点との間にコ
ンデンサJ 7 、7 s’に挿入する代りに、tJc
9図に示すように各インバータ15.16の出力側に直
列に前記帰還用抵抗4と同一製造プロセスによ勺形成さ
れる抵抗28゜29を挿入することによって、従来の発
振回路に相当する部分での、vth、R4,VDの各バ
ラツキ要因に対する発振周波数fのバラツキを補正する
こともできる。
記実施例回路では前記遅延回路190入力波形としてイ
ンバータ2の出力側から得られる発振波形を用いたが、
この実施例回路では3段目のインバータJの串力側から
の発振波形を遅延回路口に与えるようにしたものである
◎このため、遅延回路19KJriもう1個のインバー
タ25が追加され、さらにこのインバータ25の出力側
と基準電位点との間にはコンデンサ26が挿入され、か
つ排他的論理和回路Uの先端にインバータ27を追加し
ている◎なお、この発明は上記実施例に限定されるもの
ではなく、たとえば第3図において遅延回路19内の各
インバータ15.16の出力側と基準電位点との間にコ
ンデンサJ 7 、7 s’に挿入する代りに、tJc
9図に示すように各インバータ15.16の出力側に直
列に前記帰還用抵抗4と同一製造プロセスによ勺形成さ
れる抵抗28゜29を挿入することによって、従来の発
振回路に相当する部分での、vth、R4,VDの各バ
ラツキ要因に対する発振周波数fのバラツキを補正する
こともできる。
また従来の発振回路r相鮨する部分で多段接続されるイ
ンバータの数は3個である必要はなく奇数個であればよ
い。さらにその発振波形に対する遅延波形の遅延期間に
相当する信号を出力する回路として排他的論理和回路を
用いる場合について説明したが、これは要するに両波形
の遅延期間に相当する信号を出方するようなものであれ
ばよい。
ンバータの数は3個である必要はなく奇数個であればよ
い。さらにその発振波形に対する遅延波形の遅延期間に
相当する信号を出力する回路として排他的論理和回路を
用いる場合について説明したが、これは要するに両波形
の遅延期間に相当する信号を出方するようなものであれ
ばよい。
以上説明したようKこの発明によれば、従来の発振回路
の各バラツキ要因に対する発振周波数のパラヅキを補正
するようにしたので、個々の回路で一定の発振周波数を
得ることができる発振回路を提供することができる。
の各バラツキ要因に対する発振周波数のパラヅキを補正
するようにしたので、個々の回路で一定の発振周波数を
得ることができる発振回路を提供することができる。
第1図は従来の発振回路の構成図、jgz図はその特性
曲線図、第3図はこの発明の一実施例の回路構成図、第
4図(a)ないしく、)はその作用を説明するための波
形図、第5図ないし1/E7図はそれぞれ上記実施例を
説明するための特性曲線図、f1g8図および第9図は
それぞれこの発明の他の実施例の回路構成図である。 1.2,3.15,16.25・・・インバータ。 4・・・帰還用抵抗、5・・・変調用コンデンサ、11
゜28.29・・′・抵抗、14・・・トランスファゲ
ート、17.18・・・コンデンサ、19°・・遅延回
路、23・・・排他的論理和回路@ 第1図 n 第2図
曲線図、第3図はこの発明の一実施例の回路構成図、第
4図(a)ないしく、)はその作用を説明するための波
形図、第5図ないし1/E7図はそれぞれ上記実施例を
説明するための特性曲線図、f1g8図および第9図は
それぞれこの発明の他の実施例の回路構成図である。 1.2,3.15,16.25・・・インバータ。 4・・・帰還用抵抗、5・・・変調用コンデンサ、11
゜28.29・・′・抵抗、14・・・トランスファゲ
ート、17.18・・・コンデンサ、19°・・遅延回
路、23・・・排他的論理和回路@ 第1図 n 第2図
Claims (1)
- 多段接続された奇数個の反転回路と、上記奇数段目の反
転回路の出力側と初段の反転回路の入力側との間に挿入
される帰還用抵抗と、上記偶数段目の反転回路の出力側
と初段の反転回路の入力側との間に挿入される変調用容
量とを備え集積化された発振回路において、抵抗および
スイッチ素子からなる直列回路を上記帰還用抵抗に並列
接続し、上記発振回路の発振波形を上記反転回路と同様
な構造の反転回路および集積回路内部罠構成した抵抗ま
たは上記変調用容量と同様な製造プロセスにより形成さ
れる容量からなる遅延回j8により遅延し、上記発振波
形に対する遅延波形の遅延期間だけ上記スイッチ素子を
導通させることにより、上記発振回路の各バラツキ要因
に対する発振周波数のバラツキを補正するようにしたこ
とを特徴とする発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56162962A JPS5863223A (ja) | 1981-10-13 | 1981-10-13 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56162962A JPS5863223A (ja) | 1981-10-13 | 1981-10-13 | 発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5863223A true JPS5863223A (ja) | 1983-04-15 |
Family
ID=15764586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56162962A Pending JPS5863223A (ja) | 1981-10-13 | 1981-10-13 | 発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5863223A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5061906A (en) * | 1989-07-28 | 1991-10-29 | Fujitsu Limited | Voltage controlled oscillator using control transistors in a loop formed of inverters |
-
1981
- 1981-10-13 JP JP56162962A patent/JPS5863223A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5061906A (en) * | 1989-07-28 | 1991-10-29 | Fujitsu Limited | Voltage controlled oscillator using control transistors in a loop formed of inverters |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2905669B2 (ja) | 遅延回路 | |
JP3752107B2 (ja) | 集積回路用パワーオンリセット回路 | |
JP2621993B2 (ja) | フリップフロップ回路 | |
JPH01137817A (ja) | 遅延回路 | |
JPS6153759A (ja) | 発振回路 | |
US7518425B2 (en) | Circuit and technique for adjusting and accurately controlling clock duty cycles in integrated circuit devices | |
US11177794B2 (en) | Oscillator device | |
JPS63136815A (ja) | 周期信号発生回路 | |
US3889211A (en) | MOS field effect transistor crystal oscillator | |
CN110011644B (zh) | 一种环形振荡器 | |
US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
JPS5863223A (ja) | 発振回路 | |
CN111446949A (zh) | 上电复位电路和集成电路 | |
JPS63226110A (ja) | ヒステリシスインバ−タ回路 | |
JPS5958910A (ja) | シユミツト・トリガ−回路 | |
JPH09135157A (ja) | パワーオンリセット回路 | |
EP4229752A1 (en) | Constant-gm current source | |
JP2881237B2 (ja) | 発振回路 | |
JPH01268310A (ja) | クロック回路 | |
JPH1117452A (ja) | 発振回路 | |
JPS6374211A (ja) | 遅延回路 | |
JPH0347609B2 (ja) | ||
JPH01181217A (ja) | 発振回路 | |
JPS59163914A (ja) | 初期信号発生回路 | |
JPH0356015B2 (ja) |