JPS5958910A - シユミツト・トリガ−回路 - Google Patents
シユミツト・トリガ−回路Info
- Publication number
- JPS5958910A JPS5958910A JP57170185A JP17018582A JPS5958910A JP S5958910 A JPS5958910 A JP S5958910A JP 57170185 A JP57170185 A JP 57170185A JP 17018582 A JP17018582 A JP 17018582A JP S5958910 A JPS5958910 A JP S5958910A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- transmission gate
- voltage
- low level
- schmitt trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源電圧に対し安定なシュミット・トリガー
回路に関するものである。
回路に関するものである。
シュミット・トリガー回路に関しては、従来よりＯＭ
ＣＩＳにおいて、第１図に示すよ、うな抵抗１・２．イ
ンバータ３・４からなる回路が知られているが、次のよ
うな欠点を有している。第２図に第１図の回路のヒステ
リシス特性の電源電圧依存性を示す。第２＠で、ＶｉＨ
は入力電圧がローレベルからハイレベルになるときの出
力電圧が反転する入力電圧、’ＶｉＬ は同様に出力
電圧がローレベルからハイレベルに反転するときの入力
電圧、Ｖｉａ−’ＶｉＬはヒステリシス電圧差を示して
いる。この第１図の回路では、原理的にヒステリシス電
圧差は電源電圧の増加に伴い増加する。すなわち電源電
圧を変えるとヒステリシス特性も変化してしまう。この
ことは、広い電源電圧範囲に同じヒステリシス特性をも
たせることが本質的に不可能であることを示している。
ＣＩＳにおいて、第１図に示すよ、うな抵抗１・２．イ
ンバータ３・４からなる回路が知られているが、次のよ
うな欠点を有している。第２図に第１図の回路のヒステ
リシス特性の電源電圧依存性を示す。第２＠で、ＶｉＨ
は入力電圧がローレベルからハイレベルになるときの出
力電圧が反転する入力電圧、’ＶｉＬ は同様に出力
電圧がローレベルからハイレベルに反転するときの入力
電圧、Ｖｉａ−’ＶｉＬはヒステリシス電圧差を示して
いる。この第１図の回路では、原理的にヒステリシス電
圧差は電源電圧の増加に伴い増加する。すなわち電源電
圧を変えるとヒステリシス特性も変化してしまう。この
ことは、広い電源電圧範囲に同じヒステリシス特性をも
たせることが本質的に不可能であることを示している。
またＭＯ８工Ｃに内蔵する場合、抵抗は精度的にトラン
ジスタより劣り、その上広い面積を必要とする。
ジスタより劣り、その上広い面積を必要とする。
また、従来第３図に示すようなナンド５・６・７よりな
る回路も知られているが、次のような欠点を有している
。第３図に示す回路では、ＶＸに１／２ＶＤＤ 程度
の一定電圧を与える必要がある。また、電源電圧の変動
に対しヒステリシス電圧差を一定にしようとすると、■
ｘを電源電圧の関数として複雑に制御された値を与えな
ければならず、現実的には不可能である。更にヒステリ
シス特性を創り出している素子がナンドのため、バック
ゲート効果等により反転入力電圧が、電源電圧に対し一
次関数になり得ない。本発明はかかる欠点を除去したも
のである。
る回路も知られているが、次のような欠点を有している
。第３図に示す回路では、ＶＸに１／２ＶＤＤ 程度
の一定電圧を与える必要がある。また、電源電圧の変動
に対しヒステリシス電圧差を一定にしようとすると、■
ｘを電源電圧の関数として複雑に制御された値を与えな
ければならず、現実的には不可能である。更にヒステリ
シス特性を創り出している素子がナンドのため、バック
ゲート効果等により反転入力電圧が、電源電圧に対し一
次関数になり得ない。本発明はかかる欠点を除去したも
のである。
本発明は、原理的にヒステリシス電圧差が電源電圧に依
存しない。またインバータおよびトランスミッションゲ
ートのみよりなり、ＭＯ８工０に内蔵する場合、占有面
積が小さいことから多くの素子を内蔵でき、また抵抗等
を用いていないため精度的にも高く、消費電力も小さい
。更にナンド等を回路に含んでいないため、バックゲー
ト効果等がなく、反転入力電圧が広い電源電圧範囲で、
電源電圧に対し良い一次関数になっている。このことに
より、本発明は用いる上で非常に扱い易いシュミット・
トリガー回路を提供するものである。以下、実施例に基
づいて本発明の詳細な説明する。
存しない。またインバータおよびトランスミッションゲ
ートのみよりなり、ＭＯ８工０に内蔵する場合、占有面
積が小さいことから多くの素子を内蔵でき、また抵抗等
を用いていないため精度的にも高く、消費電力も小さい
。更にナンド等を回路に含んでいないため、バックゲー
ト効果等がなく、反転入力電圧が広い電源電圧範囲で、
電源電圧に対し良い一次関数になっている。このことに
より、本発明は用いる上で非常に扱い易いシュミット・
トリガー回路を提供するものである。以下、実施例に基
づいて本発明の詳細な説明する。
第４図に本発明の回路を示す。入力に対し並列にインバ
ータ８・９が接続されている。ここでインバータ８のし
きい値は、インバータ？のしきい値より低いものとする
。それぞれのインバータに対しトランスミッションゲー
ト１０・１１が接続され、インバータ８或いは９の出力
が選択され、インバータ１２に入力される。更にインバ
ータ１３をインバータ１２に接続し、インバータ１２・
１３の出力によってトランスミッションゲートを制御し
ている。またインバータ１３の出力を、インバータ１４
を通し外部へ出力している。
ータ８・９が接続されている。ここでインバータ８のし
きい値は、インバータ？のしきい値より低いものとする
。それぞれのインバータに対しトランスミッションゲー
ト１０・１１が接続され、インバータ８或いは９の出力
が選択され、インバータ１２に入力される。更にインバ
ータ１３をインバータ１２に接続し、インバータ１２・
１３の出力によってトランスミッションゲートを制御し
ている。またインバータ１３の出力を、インバータ１４
を通し外部へ出力している。
この第４図の回路の動作を第５図に示す。ここでＩＮは
入力電圧、Ｌはローレベル電圧、Ｈはへイレベル電圧、
ＶｉＬ はインバータ８のしきい値電圧、ＶｉＨはイ
ンバータ９のしきい値電圧、０１ｊＴ８〜１４はそれぞ
れインバータ８〜１４の出力電圧である。入力電圧がロ
ーレベルのとき、０ＵＴ１２ｉ；ｔローレベルとなす、
トランスミッションゲート１１が導通、１０は非導通と
なる。入力電圧がローレベルからハイレベルに移る途中
、インバータ９のしきい値電圧ＶｉＨを通過すると、０
ＵＴ１２は反転し、トランスミッションゲート１１は非
導通、１０が導通となる。逆に入力電圧がハイレベルか
らローレベルに移ル途中、インバータ８のしきい値電圧
ＶｉＬ を通過すると、０ＵＴ１２１ｄハイレベルか
らローレベルに、ｆｆ転Ｌ、）ランスミッションゲート
１１は導通、１２は非導通となる。このことによりシュ
ミット・トリガー回路が構成される。
入力電圧、Ｌはローレベル電圧、Ｈはへイレベル電圧、
ＶｉＬ はインバータ８のしきい値電圧、ＶｉＨはイ
ンバータ９のしきい値電圧、０１ｊＴ８〜１４はそれぞ
れインバータ８〜１４の出力電圧である。入力電圧がロ
ーレベルのとき、０ＵＴ１２ｉ；ｔローレベルとなす、
トランスミッションゲート１１が導通、１０は非導通と
なる。入力電圧がローレベルからハイレベルに移る途中
、インバータ９のしきい値電圧ＶｉＨを通過すると、０
ＵＴ１２は反転し、トランスミッションゲート１１は非
導通、１０が導通となる。逆に入力電圧がハイレベルか
らローレベルに移ル途中、インバータ８のしきい値電圧
ＶｉＬ を通過すると、０ＵＴ１２１ｄハイレベルか
らローレベルに、ｆｆ転Ｌ、）ランスミッションゲート
１１は導通、１２は非導通となる。このことによりシュ
ミット・トリガー回路が構成される。
ところで、インバータ８とインバータ９のしきい値電圧
の差は、トランジスタサイズを変えずＫ、Ｐチャネルト
ランジスタ或いはＮチャネルトランジスタのしきい値を
変えることにより行う。このことにより、第６図に示す
ようにインバータ８とインバータ９のしきい値電圧の差
、すなわちシュミット・トリガー回路のヒステリシス差
が電源電圧に依存しない。逆にインバータ８とインバー
タ９のトランジスタサイズを変えることにより、ヒステ
リシス差・に任意の電源電圧依存性をもたせる事も可能
である。また、トランスミッションゲートの後段に続く
インバータ群のトランジスタサイズ、数などは、電源電
圧範囲、入力周波数などにより最適化する。
の差は、トランジスタサイズを変えずＫ、Ｐチャネルト
ランジスタ或いはＮチャネルトランジスタのしきい値を
変えることにより行う。このことにより、第６図に示す
ようにインバータ８とインバータ９のしきい値電圧の差
、すなわちシュミット・トリガー回路のヒステリシス差
が電源電圧に依存しない。逆にインバータ８とインバー
タ９のトランジスタサイズを変えることにより、ヒステ
リシス差・に任意の電源電圧依存性をもたせる事も可能
である。また、トランスミッションゲートの後段に続く
インバータ群のトランジスタサイズ、数などは、電源電
圧範囲、入力周波数などにより最適化する。
本発明は、インバータおよびトラ、ンスミッションゲー
トのみよりなり、ＭＯ８工Ｃに内蔵する場合占有面積力
ζ小さいことから他に多くの素子を内蔵でき、また抵抗
等を用いていないため、精度的にも高く、消費電力も小
さい。更にナンド等を回路に含んでいないためバックゲ
ート効果等がなく、反転入力電圧が広い電源電圧範囲で
、電源電圧に対し良い一次関数になっている。また、原
理的にも実際にも、ヒステリシス電圧差が入力段イン
−バータのしきい値のみに依存し、電源電圧に依存しな
い、などすぐれた効果を有する。また、本発明で弛張発
振回路を構成するこ゛とも可能である。
トのみよりなり、ＭＯ８工Ｃに内蔵する場合占有面積力
ζ小さいことから他に多くの素子を内蔵でき、また抵抗
等を用いていないため、精度的にも高く、消費電力も小
さい。更にナンド等を回路に含んでいないためバックゲ
ート効果等がなく、反転入力電圧が広い電源電圧範囲で
、電源電圧に対し良い一次関数になっている。また、原
理的にも実際にも、ヒステリシス電圧差が入力段イン
−バータのしきい値のみに依存し、電源電圧に依存しな
い、などすぐれた効果を有する。また、本発明で弛張発
振回路を構成するこ゛とも可能である。
第１図は、従来のシュミット・トリガー回路である。
第２図は、第１図の回路のヒステリシス電圧差（’Ｖｉ
Ｈ−ＶｉＬ ）および反転入力電圧（’ＶｉＨ。 Ｖｉｂ ）の電源電圧依存性を示す。 ＠５図は、従来のシュミット・トリガー回路である。 第４図は、本発明のシュミツトチトリガー回路である。 第５図は、本発明のタイミングチャートである第６図は
、本発明のヒステリシス電圧差（ｖＩＨ−ＶｉＬ）およ
び反転入力電圧（Ｖｉｎ 、Ｖｉｚ ）の電源電圧依存
性を示す。 １．２・・・・・・抵 抗 ３．４・・・・・・インバータ ５．６．７・・・・・・ナンド ８．９・・・・・・インバータ １０．１１・・・・・・トランスミッションゲート１２
．１５．１４・・・・・・インバータオ１■ 十２閃 十３ 圓 ＋４閃 十５閃 ００丁１１ ＬＩＴ１３ ０Ｌ／’Ｔｆ４ ＋６閃 町凛ｔ′厄−
Ｈ−ＶｉＬ ）および反転入力電圧（’ＶｉＨ。 Ｖｉｂ ）の電源電圧依存性を示す。 ＠５図は、従来のシュミット・トリガー回路である。 第４図は、本発明のシュミツトチトリガー回路である。 第５図は、本発明のタイミングチャートである第６図は
、本発明のヒステリシス電圧差（ｖＩＨ−ＶｉＬ）およ
び反転入力電圧（Ｖｉｎ 、Ｖｉｚ ）の電源電圧依存
性を示す。 １．２・・・・・・抵 抗 ３．４・・・・・・インバータ ５．６．７・・・・・・ナンド ８．９・・・・・・インバータ １０．１１・・・・・・トランスミッションゲート１２
．１５．１４・・・・・・インバータオ１■ 十２閃 十３ 圓 ＋４閃 十５閃 ００丁１１ ＬＩＴ１３ ０Ｌ／’Ｔｆ４ ＋６閃 町凛ｔ′厄−
Claims (1)
- 入力に対し並列に、しきい値電圧の異なるインバータを
接続し、イれぞれのインバータに対しトランスミッショ
ンゲートを接続する。このトランスミッションゲートの
出力をまとめて１つのインバータ入力とし、更にインバ
ータを接続し、これらの”出力をトランスミッションゲ
ートの制御に用いることを特徴とするシュミット・トリ
ガー回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170185A JPS5958910A (ja) | 1982-09-28 | 1982-09-28 | シユミツト・トリガ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170185A JPS5958910A (ja) | 1982-09-28 | 1982-09-28 | シユミツト・トリガ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958910A true JPS5958910A (ja) | 1984-04-04 |
Family
ID=15900256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170185A Pending JPS5958910A (ja) | 1982-09-28 | 1982-09-28 | シユミツト・トリガ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958910A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313909A (ja) * | 1987-06-16 | 1988-12-22 | Toshiba Corp | Ｃｒ発振回路 |
| US5565803A (en) * | 1995-05-31 | 1996-10-15 | Hughes Aircraft Company | Digital input threshold switching circuit |
| US5739713A (en) * | 1995-12-19 | 1998-04-14 | Advanced Micro Devices, Inc. | Deconvolution input buffer compensating for capacitance of a switch matrix of a high density programmable logic device |
| CN103901243A (zh) * | 2012-12-25 | 2014-07-02 | 北京普源精电科技有限公司 | 一种具有高触发精度的示波器 |
| CN105548641A (zh) * | 2015-12-15 | 2016-05-04 | 大豪信息技术（威海）有限公司 | 波形触发装置、用于波形触发的示波器及波形触发方法 |
-
1982
- 1982-09-28 JP JP57170185A patent/JPS5958910A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313909A (ja) * | 1987-06-16 | 1988-12-22 | Toshiba Corp | Ｃｒ発振回路 |
| US5565803A (en) * | 1995-05-31 | 1996-10-15 | Hughes Aircraft Company | Digital input threshold switching circuit |
| US5739713A (en) * | 1995-12-19 | 1998-04-14 | Advanced Micro Devices, Inc. | Deconvolution input buffer compensating for capacitance of a switch matrix of a high density programmable logic device |
| CN103901243A (zh) * | 2012-12-25 | 2014-07-02 | 北京普源精电科技有限公司 | 一种具有高触发精度的示波器 |
| CN105548641A (zh) * | 2015-12-15 | 2016-05-04 | 大豪信息技术（威海）有限公司 | 波形触发装置、用于波形触发的示波器及波形触发方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638184A (en) | CMOS bias voltage generating circuit | |
| JPH01200816A (ja) | リング発振器 | |
| JPH05243867A (ja) | 比較器 | |
| JPH10247842A (ja) | Ｍｏｓ可変遅延回路及び微細遅延回路 | |
| JPS5958910A (ja) | シユミツト・トリガ−回路 | |
| JP3586059B2 (ja) | 半導体回路 | |
| GB2081041A (en) | Logic circuit arrangement | |
| JP2018048877A (ja) | 電圧検出回路 | |
| US5030848A (en) | Precision voltage divider | |
| US4068140A (en) | MOS source follower circuit | |
| JPS58184817A (ja) | 遅延回路 | |
| JPH02162915A (ja) | ウィンドウコンパレータ | |
| JPH05110396A (ja) | 信号遅延回路 | |
| JPS62190923A (ja) | レベル変換回路 | |
| JPS58162130A (ja) | 半導体入力回路 | |
| JPS5483759A (en) | Mos inverter circuit | |
| JPS60102017A (ja) | 遅延回路 | |
| JP2506524B2 (ja) | 定電圧回路 | |
| JPH05299982A (ja) | リングオシレータ | |
| KR910010267A (ko) | 정전압회로 | |
| JPS6222488B2 (ja) | ||
| JPH01126822A (ja) | プログラマブル入力回路 | |
| JPS61152128A (ja) | デジタル・アナログ変換回路 | |
| JPS594220A (ja) | シユミツト・トリガ−回路 | |
| JPS62217711A (ja) | シユミツト・トリガ回路 |