JPS5862927A - アナログ入力装置 - Google Patents
アナログ入力装置Info
- Publication number
- JPS5862927A JPS5862927A JP16012881A JP16012881A JPS5862927A JP S5862927 A JPS5862927 A JP S5862927A JP 16012881 A JP16012881 A JP 16012881A JP 16012881 A JP16012881 A JP 16012881A JP S5862927 A JPS5862927 A JP S5862927A
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- analog
- output
- input
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、複数の入力点からアナ、ログ物４１を入力
して適正なデータを祷るため、のアナログ入力装置に関
するもの−でｈ唇。
して適正なデータを祷るため、のアナログ入力装置に関
するもの−でｈ唇。
従来のアナログ入力＠叡＃ｉ第１図のように構成されて
いた。即ち、複数の入力点８１・、１ｍ・・・１ｎが設
けられ、この入力点から入力するアナログ信号ｌｉ＠、
１１ ｉ ｓ”４ ｉ ｎｌｌ１アナａダマ、ルチプレ
、り？８ｅ。
いた。即ち、複数の入力点８１・、１ｍ・・・１ｎが設
けられ、この入力点から入力するアナログ信号ｌｉ＠、
１１ ｉ ｓ”４ ｉ ｎｌｌ１アナａダマ、ルチプレ
、り？８ｅ。
８ｓ＝ａｎｔ介してｍＳ器２に到るよう構成される。
アナログ信号Ｅ１・、ｌ１ｉｌ”’ｌ１ｉｆｉ １２増
幅９３２で増幅された後、Ａ／Ｄ変換ｌ１３でディジタ
ルデー−に変換され、コントー−ラ４に送られる。フン
トロ −−ラ４け、ディジタルデータをＣＰＵ５へ転ａ
する機能ｔ−有するとともに、信号線６を使用して、ア
ナログマルチプレフナ８・、Ｈ，−ａｎの開閉を制御し
、増幅５２の応答速度や利得を制御し、Ａ／Ｄ変換器３
のタイ（ンダを制御したりする。
幅９３２で増幅された後、Ａ／Ｄ変換ｌ１３でディジタ
ルデー−に変換され、コントー−ラ４に送られる。フン
トロ −−ラ４け、ディジタルデータをＣＰＵ５へ転ａ
する機能ｔ−有するとともに、信号線６を使用して、ア
ナログマルチプレフナ８・、Ｈ，−ａｎの開閉を制御し
、増幅５２の応答速度や利得を制御し、Ａ／Ｄ変換器３
のタイ（ンダを制御したりする。
このような従来例のアナログ人力ｆ装置では、動作中に
、アナログ信号にノイズが混入すると、これを除去し正
しいアナログ信号を得るための手法として増ＩＰＩ！Ｗ
Ｉ２の６答速簾を迩くして、偽わばノイズを平均化して
いた。しかし、この手法によると、応答が遅くなる結果
として、スキャンレイトの低下ｆ：招き、本来的に瞬時
的な変化を行うデータの採収は不可−とな−る。
、アナログ信号にノイズが混入すると、これを除去し正
しいアナログ信号を得るための手法として増ＩＰＩ！Ｗ
Ｉ２の６答速簾を迩くして、偽わばノイズを平均化して
いた。しかし、この手法によると、応答が遅くなる結果
として、スキャンレイトの低下ｆ：招き、本来的に瞬時
的な変化を行うデータの採収は不可−とな−る。
そこで、ＣＰＵ５に、よυ、フィルタリングと呼ばれる
ソフトウェアの処理を行って、ノイズの影響を防止して
いた。この７・イルタリングという処理は、例えば、デ
ータの加重平均を作るなどの処理であるため、処３ｇ忙
時間を必要とし入力応答速度の低下を招咎、更にＣＰＵ
５かにＴ４理に当たるから、ｃｐｏ５の負荷は膨大なも
のとなる。つまり、入力点１・、１１・・・１ｎが数百
にも及ぶもので１１ノイズ発生時の再蛤理までを考慮す
るとシステムの機能を果すことが不可能となる。
ソフトウェアの処理を行って、ノイズの影響を防止して
いた。この７・イルタリングという処理は、例えば、デ
ータの加重平均を作るなどの処理であるため、処３ｇ忙
時間を必要とし入力応答速度の低下を招咎、更にＣＰＵ
５かにＴ４理に当たるから、ｃｐｏ５の負荷は膨大なも
のとなる。つまり、入力点１・、１１・・・１ｎが数百
にも及ぶもので１１ノイズ発生時の再蛤理までを考慮す
るとシステムの機能を果すことが不可能となる。
本発明け、このような欠点に輔みなされたものである。
それ故、本発明の目的Ｆｉ高速でデータ処理を可能とし
、かつＣＰＨの負荷４？な％ＡｆＣもかがわらず、ノイ
ズに強いアナログ人力ａｍｔＪＩ！供することである。
、かつＣＰＨの負荷４？な％ＡｆＣもかがわらず、ノイ
ズに強いアナログ人力ａｍｔＪＩ！供することである。
以下、本発明を図面を参照して詳しく説明する。
第２図は本発明の実施例のブロック図である。
同因において、第１図と同一や符号によって、同一構成
要素を示すので説明を省略する。７人、７Ｂ１７Ｃ，７
Ｄけ８ ／ Ｈアンプを示す。ここで８ ／ Ｈアンプ
とはサンプリングモードとホールドモードとを有するも
ので、ナンプリン！モードのときけ、通常のアンプの動
作を行い、ホールドモードのときけ、ホールド指示信号
が得られた時の出方を保持するものである。この８ ／
Ｈアンプ７Ａ、７Ｂ。
要素を示すので説明を省略する。７人、７Ｂ１７Ｃ，７
Ｄけ８ ／ Ｈアンプを示す。ここで８ ／ Ｈアンプ
とはサンプリングモードとホールドモードとを有するも
ので、ナンプリン！モードのときけ、通常のアンプの動
作を行い、ホールドモードのときけ、ホールド指示信号
が得られた時の出方を保持するものである。この８ ／
Ｈアンプ７Ａ、７Ｂ。
７Ｃ，７ＤＨ増幅器２の出方を平静に受けるように＠ｆ
ｉ！：されている。
ｉ！：されている。
こ（Ｏ１３／Ｈ７７プ７Ａ、７Ｂ、７Ｃ，７Ｄの出力は
加算器８に入力されるようになっており、加算５８Ｆｉ
抵抗Ｒ１ム、ＲＩ Ｂ、 ＲＩ Ｏ，Ｒｓ Ｄ、Ｒ８と
増幅器９とからなる。そして、抵抗Ｒ１入Ｒ１％ＲＩＱ
。
加算器８に入力されるようになっており、加算５８Ｆｉ
抵抗Ｒ１ム、ＲＩ Ｂ、 ＲＩ Ｏ，Ｒｓ Ｄ、Ｒ８と
増幅器９とからなる。そして、抵抗Ｒ１入Ｒ１％ＲＩＱ
。
Ｒ１ｎＦｉ憾が等しく、かつ抵抗Ｒ１の値との比は４：
１となってｉる。叉、８／Ｈアンプ７人の出力は抵抗Ｒ
１ムを介して増幅器９へ、８７Ｂアンフ７ Ｂ （１）
出力は抵抗ＲｓＢ を介して増−器９へ、ｓ ／ Ｈア
ンプ７Ｃの出カ社抵抗Ｒｈｏを介して増幅器９へ、８／
Ｈアンプ７Ｄの出力は抵抗ＲｘＢｆ、介Ｌ−１ｔｌｌｌ
ｉｉａ９へ□よ”’５ Ｋ ｒｘ ２工い、１よ。。
１となってｉる。叉、８／Ｈアンプ７人の出力は抵抗Ｒ
１ムを介して増幅器９へ、８７Ｂアンフ７ Ｂ （１）
出力は抵抗ＲｓＢ を介して増−器９へ、ｓ ／ Ｈア
ンプ７Ｃの出カ社抵抗Ｒｈｏを介して増幅器９へ、８／
Ｈアンプ７Ｄの出力は抵抗ＲｘＢｆ、介Ｌ−１ｔｌｌｌ
ｉｉａ９へ□よ”’５ Ｋ ｒｘ ２工い、１よ。。
成の結果、加算器８１６８ ／ Ｈアンプ７Ａ、７Ｂ。
７Ｃ，７Ｄからの出力を均等に加え出方するものとなっ
ている。
ている。
加算器８の出力けＡ ／ Ｄ変換器３へ入力されるよう
Ｋなっている。更に、コントローラａ ｎ ｓ ８／Ｈ
アンプ７Ａ、７Ｂ、７Ｃ，７ＤＫ−次ホールド指示信号
を出力する機能を有し、信号１！１６を介してホールＰ
Ｐｌ３示信号を出力するものである。
Ｋなっている。更に、コントローラａ ｎ ｓ ８／Ｈ
アンプ７Ａ、７Ｂ、７Ｃ，７ＤＫ−次ホールド指示信号
を出力する機能を有し、信号１！１６を介してホールＰ
Ｐｌ３示信号を出力するものである。
以上の如く構成された実施例のアナログ人力後１１は、
以下のように動作する、これを第３図のタイムチャート
を用いて説明する。
以下のように動作する、これを第３図のタイムチャート
を用いて説明する。
例えば、今、ＣＰＵ５から入力点１０に対するデータ採
収賛求が出され、ｉｙ）ローラ４ｒｊこれを受けてアナ
ログマルチプレクサ８・゛を第３−のＴ１なるノルス区
間閉成する。すると、アナログ信号の例えばｔＥＥＲｉ
・ｔｄ／Ｒルス区間に机われる。仁の１１・け増幅器２
を介して８／Ｈアンプ７Ａ、７１３゜７Ｃ，７ＤＫ入力
される。そこで、所定のタイゼンｌでフントローラ４は
８／ＨアンシフＡ４Ｃ対するホールド指示信号ＨＡをア
クティブとする。すると、Ｓ／ａ−アンプ７Ａから社；
その時のタイピングの信号が出力される。ＩＩ！に一、
’１１次に８／Ｈアンプ７Ｂ、７０％ ７Ｄにも、夫々
ホーＪ／Ｐ指示信号”ａ、Ｈｃｓ Ｈりがア夛ティブと
されて出方される。
収賛求が出され、ｉｙ）ローラ４ｒｊこれを受けてアナ
ログマルチプレクサ８・゛を第３−のＴ１なるノルス区
間閉成する。すると、アナログ信号の例えばｔＥＥＲｉ
・ｔｄ／Ｒルス区間に机われる。仁の１１・け増幅器２
を介して８／Ｈアンプ７Ａ、７１３゜７Ｃ，７ＤＫ入力
される。そこで、所定のタイゼンｌでフントローラ４は
８／ＨアンシフＡ４Ｃ対するホールド指示信号ＨＡをア
クティブとする。すると、Ｓ／ａ−アンプ７Ａから社；
その時のタイピングの信号が出力される。ＩＩ！に一、
’１１次に８／Ｈアンプ７Ｂ、７０％ ７Ｄにも、夫々
ホーＪ／Ｐ指示信号”ａ、Ｈｃｓ Ｈりがア夛ティブと
されて出方される。
この結果、’ｌ／ＨアｙシフＢ、７Ｃ，７Ｄかｈ４ｈ、
ホールＰのタイピング時の信号レベルが出方される。
ホールＰのタイピング時の信号レベルが出方される。
ここで、アナログ信号ＩＪ拳のホールドタイ（ン＄ｘ（
Ｂの七きに、白のようなノイズＮが生じていたものとす
る。そして、他のホールドタイミングのデータが例えば
、「１」で、１！１シ、ノイズＮのデータがｒＯ，７Ｊ
であうたとする。
Ｂの七きに、白のようなノイズＮが生じていたものとす
る。そして、他のホールドタイミングのデータが例えば
、「１」で、１！１シ、ノイズＮのデータがｒＯ，７Ｊ
であうたとする。
すると、加算器８＃ｉ前述のように、これらを均等に１
．／４づろ加えるのであるから、（Ｉ Ｘｌｊ ＋（Ｉ
Ｘ７）＋（１Ｘ７）＋（０，７ＸＴ）＝９．２５ となり、もしアナログ信号の真値が「１」であるとした
ならば、かなりこれに近い値が出方される。
．／４づろ加えるのであるから、（Ｉ Ｘｌｊ ＋（Ｉ
Ｘ７）＋（１Ｘ７）＋（０，７ＸＴ）＝９．２５ となり、もしアナログ信号の真値が「１」であるとした
ならば、かなりこれに近い値が出方される。
即ち、本発明でｔｊ ８ ／ Ｈアンゾｔ−複数ｌ１１
設け、かつこの出力を均等に加えるあで、誤差Ｆｉ少な
くなる。つ°まり、従来は、ノイズＮの発生時にデータ
を竜′り込む０１歳性かるり、これを取り込んだ場合は
、全ぐ一使用不ｉＪ１ｍな゛データとなったが、本発明
でけ、ノイズの影響を極力防止することができる。
設け、かつこの出力を均等に加えるあで、誤差Ｆｉ少な
くなる。つ°まり、従来は、ノイズＮの発生時にデータ
を竜′り込む０１歳性かるり、これを取り込んだ場合は
、全ぐ一使用不ｉＪ１ｍな゛データとなったが、本発明
でけ、ノイズの影響を極力防止することができる。
以上説明したように、本発明によれば、フィルタリング
や増幅器による遅れを用いないので、筒、速なデータ処
理が可能である。しかも、ＣＰＵに負荷をかけろことな
く、ノイズにも強い。
や増幅器による遅れを用いないので、筒、速なデータ処
理が可能である。しかも、ＣＰＵに負荷をかけろことな
く、ノイズにも強い。
尚、実施例においてに、ｓ ／ Ｈアンプを４個とした
が、原理的には何個でも可である。８ ／ Ｈアンプの
個数を増加すれば、ノイズによる枳差はより少なくなる
。
が、原理的には何個でも可である。８ ／ Ｈアンプの
個数を増加すれば、ノイズによる枳差はより少なくなる
。
第１図ｄ従来例のブロック−０
第２図は本発明の実施例のブロック函。
第３！！８４Ｆｉ実施例の動作を説明するためのタイム
チャートである。 １・、１鳳・・・１ｎ・・・入 力 点ａｌｌ、８ｍ・
・・８ｎ・・・アナログマルチゾレクサ２・・・増 幅
器 ６・・・Ａ／Ｄ変換器 ４・・・コントローラ ５・・・ＣＰＵ ６・・・信号線 ７Ａ、 ７Ｂ、 ７Ｃ１７Ｄ・” ８ ／ Ｈアンプ８
・・・加 叶 器 特許用１人 東京芝浦電気株式会社（７４１４） 代理人 弁肯士 不 出 崇
チャートである。 １・、１鳳・・・１ｎ・・・入 力 点ａｌｌ、８ｍ・
・・８ｎ・・・アナログマルチゾレクサ２・・・増 幅
器 ６・・・Ａ／Ｄ変換器 ４・・・コントローラ ５・・・ＣＰＵ ６・・・信号線 ７Ａ、 ７Ｂ、 ７Ｃ１７Ｄ・” ８ ／ Ｈアンプ８
・・・加 叶 器 特許用１人 東京芝浦電気株式会社（７４１４） 代理人 弁肯士 不 出 崇
Claims (1)
- 【特許請求の範囲】 複数の入力点からアナログマルチプレフナを介してアナ
ログ信号を入力し、増輪、Ａ／Ｄ１１換を行なってフン
トローラからＭ瑠装置１５転送するアナログ入力装置に
おいて、 前記アナログ信号が入力される８ ／ Ｈアンプを複数
個設けると共に、該複数９８／Ｈアンプの出力を均等に
加える加算器を設け、前記フン）９−ツから前記複数の
８７Ｈアンプに触火ホールド指示信号を出力することｔ
特値とするアナログ入力＊ｉｖｔ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16012881A JPS5862927A (ja) | 1981-10-09 | 1981-10-09 | アナログ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16012881A JPS5862927A (ja) | 1981-10-09 | 1981-10-09 | アナログ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862927A true JPS5862927A (ja) | 1983-04-14 |
Family
ID=15708469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16012881A Pending JPS5862927A (ja) | 1981-10-09 | 1981-10-09 | アナログ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862927A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124125A (ja) * | 1983-12-08 | 1985-07-03 | Ishida Scales Mfg Co Ltd | 多入力信号高速アナログ・デジタル変換回路 |
| WO2020079539A1 (ja) * | 2018-10-18 | 2020-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1981
- 1981-10-09 JP JP16012881A patent/JPS5862927A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124125A (ja) * | 1983-12-08 | 1985-07-03 | Ishida Scales Mfg Co Ltd | 多入力信号高速アナログ・デジタル変換回路 |
| WO2020079539A1 (ja) * | 2018-10-18 | 2020-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2020079539A1 (ja) * | 2018-10-18 | 2021-12-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11476862B2 (en) | 2018-10-18 | 2022-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including signal holding circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60124125A (ja) | 多入力信号高速アナログ・デジタル変換回路 | |
| JPS5862927A (ja) | アナログ入力装置 | |
| JPS5750007A (en) | Numeric controller | |
| JPS58200396A (ja) | 多点温度入力装置 | |
| JPS5911026A (ja) | デイジタル・アナログ変換器 | |
| JPS5413236A (en) | Bus control system | |
| JP3106321B2 (ja) | 最大値検出器 | |
| JPS5930303B2 (ja) | 数値ｎの逓倍演算回路 | |
| JPS58101519A (ja) | アナログ・デイジタル変換器の故障検出装置 | |
| JPS5663629A (en) | Buffer control device | |
| JPS6217898B2 (ja) | ||
| JPS5914044A (ja) | デ−タ入力処理装置 | |
| JPS62276619A (ja) | アナログ入出力信号の処理方式 | |
| JPH0387986A (ja) | 積分器 | |
| JPS63208918A (ja) | 入力デ−タ制御回路 | |
| JPH02165328A (ja) | 開平装置 | |
| JPH0179102U (ja) | ||
| JPH01241982A (ja) | ディジタルビデオカメラ | |
| JPS63118966A (ja) | デ−タ転送制御装置 | |
| JPS5839973A (ja) | 放射線計測器 | |
| JPS60136830A (ja) | 演算処理装置 | |
| JPS61131026A (ja) | Ａ／ｄ変換デ−タ記録装置 | |
| Nakich | Digital servo control of random sound test excitation | |
| JPH04117730A (ja) | データ入力処理方法 | |
| JPS5953926A (ja) | 制御装置 |