JP3106321B2 - 最大値検出器 - Google Patents
最大値検出器Info
- Publication number
- JP3106321B2 JP3106321B2 JP03192541A JP19254191A JP3106321B2 JP 3106321 B2 JP3106321 B2 JP 3106321B2 JP 03192541 A JP03192541 A JP 03192541A JP 19254191 A JP19254191 A JP 19254191A JP 3106321 B2 JP3106321 B2 JP 3106321B2
- Authority
- JP
- Japan
- Prior art keywords
- piecewise linear
- maximum value
- linear element
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数の数値から最大値を
検出する方法及び装置に関するもので、詳細にはニュ−
ラルネットワ−クを用いてファジ−エキスパ−トシステ
ム等を構築する際不可欠な最大値検出手段に関する。
検出する方法及び装置に関するもので、詳細にはニュ−
ラルネットワ−クを用いてファジ−エキスパ−トシステ
ム等を構築する際不可欠な最大値検出手段に関する。
【０００２】
【従来技術】近年、人間の脳や生物の神経細胞をモデル
として、その機能を電子回路で模擬的に実現し超並列演
算処理を行うことが試みられており、一般にニュ−ラル
ネットワ−クと称され組み合わせ問題のように単純な演
算を多数実行する処理を短時間に行う上で有効なものと
して期待されている。また一方、電車や列車等の運転制
御には滑らかな制動を実現する場合等においてファジィ
理論が導入されるようになったが、ファジィ推論の代表
的なものとしてマムダニ（Mamdani)の方法が知られてい
る。この方法では０から１の間の値をもつ多数の数値の
うちから最大値と最小値を検出する必要があるが、従来
はロジカルな方法で二つの数の大小関係を判定する演算
を繰り返していた。しかしながら、従来の方法では比較
すべき数値が多くなると演算量が飛躍的に増大し迅速な
処理が困難となる欠点があり、効率のよい最大値検出手
段が望まれていた。
として、その機能を電子回路で模擬的に実現し超並列演
算処理を行うことが試みられており、一般にニュ−ラル
ネットワ−クと称され組み合わせ問題のように単純な演
算を多数実行する処理を短時間に行う上で有効なものと
して期待されている。また一方、電車や列車等の運転制
御には滑らかな制動を実現する場合等においてファジィ
理論が導入されるようになったが、ファジィ推論の代表
的なものとしてマムダニ（Mamdani)の方法が知られてい
る。この方法では０から１の間の値をもつ多数の数値の
うちから最大値と最小値を検出する必要があるが、従来
はロジカルな方法で二つの数の大小関係を判定する演算
を繰り返していた。しかしながら、従来の方法では比較
すべき数値が多くなると演算量が飛躍的に増大し迅速な
処理が困難となる欠点があり、効率のよい最大値検出手
段が望まれていた。
【０００３】
【発明の目的】本発明は上記事情に鑑みてなされたもの
であって、多数の数値から極めて高速に最大値を検出す
ると同時に、その実現手段においては同一素子のみを使
用することによって集積回路化に適した最大値検出器を
提供することを目的とする。
であって、多数の数値から極めて高速に最大値を検出す
ると同時に、その実現手段においては同一素子のみを使
用することによって集積回路化に適した最大値検出器を
提供することを目的とする。
【０００４】
【発明の概要】本発明は上記目的を達成するために次の
ような構成を取る。即ち、０と１の間の値をもつ二つの
数値のうち、大きい値を選択する手段において、前記二
つの数値各々を重み付けが共に１の二つの入力層区分線
形素子Ｕ01、Ｕ02に入力し、素子Ｕ01と素子Ｕ02の出力
夫々に１と−１の重み付けをして共に第一の中間層区分
線形素子Ｕ11へ入力し、更に前記素子Ｕ01とＵ02の出力
夫々に０と１の重み付けをして共に第二の中間区分線形
素子Ｕ12に入力すると共に、該中間層区分線形素子Ｕ11
とＵ12の出力を共に１の重み付けをした後二入力出力層
区分線形素子Ｕ21に入力することによって、該出力層区
分線形素子Ｕ21から前記二つの数値のうち大きい方の数
値を出力する。
ような構成を取る。即ち、０と１の間の値をもつ二つの
数値のうち、大きい値を選択する手段において、前記二
つの数値各々を重み付けが共に１の二つの入力層区分線
形素子Ｕ01、Ｕ02に入力し、素子Ｕ01と素子Ｕ02の出力
夫々に１と−１の重み付けをして共に第一の中間層区分
線形素子Ｕ11へ入力し、更に前記素子Ｕ01とＵ02の出力
夫々に０と１の重み付けをして共に第二の中間区分線形
素子Ｕ12に入力すると共に、該中間層区分線形素子Ｕ11
とＵ12の出力を共に１の重み付けをした後二入力出力層
区分線形素子Ｕ21に入力することによって、該出力層区
分線形素子Ｕ21から前記二つの数値のうち大きい方の数
値を出力する。
【０００５】また、前記最大値検出器のうち第二の中間
層区分線形素子Ｕ12を除去し構成を簡単にすることも可
能であり、更には、上記最大値検出器を複数使用して、
任意の個数の数値から最大値を求めるように構成する。
層区分線形素子Ｕ12を除去し構成を簡単にすることも可
能であり、更には、上記最大値検出器を複数使用して、
任意の個数の数値から最大値を求めるように構成する。
【実施例】以下、図示した実施例に基づいて本発明を詳
細に説明する。先ず、本発明において使用する区分線形
素子について説明する。図１（ａ）は一般的な区分線形
素子を説明する概念構成図であって、この区分線形素子
Ｕはｎ個の入力端子ｉ1 、ｉ2 、・・・、ｉn と一つの
出力端φをもった演算素子で、前記入力端にｎ個の０と
１との間の数値Ｉ1 ，Ｉ2 ，Ｉ3 ，・・・・，Ｉn が入
力されると、夫々の入力にｗ1 、ｗ2 、ｗ3 、・・・、
ｗn なる重み付けを施しその全てを加算して内部状態Ｎ
とするが、出力端φには同図（ｂ）に示す如く加算した
結果が０未満であれば０を、０から１の間であればその
ままの数値を、又１より大きい場合は１を出力する特性
をもったものである。
細に説明する。先ず、本発明において使用する区分線形
素子について説明する。図１（ａ）は一般的な区分線形
素子を説明する概念構成図であって、この区分線形素子
Ｕはｎ個の入力端子ｉ1 、ｉ2 、・・・、ｉn と一つの
出力端φをもった演算素子で、前記入力端にｎ個の０と
１との間の数値Ｉ1 ，Ｉ2 ，Ｉ3 ，・・・・，Ｉn が入
力されると、夫々の入力にｗ1 、ｗ2 、ｗ3 、・・・、
ｗn なる重み付けを施しその全てを加算して内部状態Ｎ
とするが、出力端φには同図（ｂ）に示す如く加算した
結果が０未満であれば０を、０から１の間であればその
ままの数値を、又１より大きい場合は１を出力する特性
をもったものである。
【０００６】このことを数式を用いて説明すれば、前記
区分線形素子Ｕの内部状態Ｎは Ｎ＝ Σ ｗi Ｉi ・・・・・・・（１） また、この場合の出力φは前記内部状態Ｎを使用して φ＝ｆ（Ｎ）・・・・・・・・・（２） と表され 、このときの内部状態Ｎと出力φ＝ｆ（Ｎ）
の関係は図１（ｂ）の通り、即ち ｆ（Ｎ）＝ ０ ； Ｎ ＜ ０ ＝ Ｎ ； ０≦Ｎ≦１ ＝ １ ； Ｎ ＞ １ である。
区分線形素子Ｕの内部状態Ｎは Ｎ＝ Σ ｗi Ｉi ・・・・・・・（１） また、この場合の出力φは前記内部状態Ｎを使用して φ＝ｆ（Ｎ）・・・・・・・・・（２） と表され 、このときの内部状態Ｎと出力φ＝ｆ（Ｎ）
の関係は図１（ｂ）の通り、即ち ｆ（Ｎ）＝ ０ ； Ｎ ＜ ０ ＝ Ｎ ； ０≦Ｎ≦１ ＝ １ ； Ｎ ＞ １ である。
【０００７】図２は前記区分線形素子Ｕを使用した本発
明に係る最大値検出器の一実施例を示すブロック構成図
である。同図に於いて、Ｕ01、Ｕ02は入力層区分線形素
子であって、ここでは上述した区分線形素子を一入力素
子として使用し、且その入力に対する重み付けｗを１と
したものである。又、同図Ｕ11、Ｕ12は中間層区分線形
素子として図１（ａ）に示したものを、二入力素子とし
て用い、夫々の重み付けをｗ111 ＝１、ｗ112 ＝−１と
ｗ121 ＝０、ｗ122 ＝１とし、前記入力層区分線形素子
Ｕ01、Ｕ02の出力を共に入力するよう接続する。更に、
Ｕ21は出力層区分線形素子としての第５の演算ユニット
であって、前記同様に二入力の夫々の重み付けはｗ211
＝１、ｗ212 ＝１とし、前記二つの中間層区分線形素子
Ｕ11、Ｕ12の出力を入力する如く接続し、該素子Ｕ21の
出力端から所望の信号を得るものである。
明に係る最大値検出器の一実施例を示すブロック構成図
である。同図に於いて、Ｕ01、Ｕ02は入力層区分線形素
子であって、ここでは上述した区分線形素子を一入力素
子として使用し、且その入力に対する重み付けｗを１と
したものである。又、同図Ｕ11、Ｕ12は中間層区分線形
素子として図１（ａ）に示したものを、二入力素子とし
て用い、夫々の重み付けをｗ111 ＝１、ｗ112 ＝−１と
ｗ121 ＝０、ｗ122 ＝１とし、前記入力層区分線形素子
Ｕ01、Ｕ02の出力を共に入力するよう接続する。更に、
Ｕ21は出力層区分線形素子としての第５の演算ユニット
であって、前記同様に二入力の夫々の重み付けはｗ211
＝１、ｗ212 ＝１とし、前記二つの中間層区分線形素子
Ｕ11、Ｕ12の出力を入力する如く接続し、該素子Ｕ21の
出力端から所望の信号を得るものである。
【０００８】この構成に於いて動作を説明する。今、前
記入力をＩ1 ＝０．５、Ｉ2 ＝０．８とすれば、入力層
の区分線形素子Ｕ01、Ｕ02の内部状態Ｎ01、Ｎ02は夫々
の重み付けが１であるからそのまま０．５、０．８とな
り、従ってその出力も同一値となる。次に、この数値が
中間層区分線形素子Ｕ11、Ｕ12に入力されると、該素子
の内部状態Ｎ11、Ｎ12は Ｎ11＝０．５× １＋０．８×（−１）＝−０．３・・・・・・（３） Ｎ12＝０．５× ０＋０．８× １ ＝ ０．８・・・・・・（４） なるが、図１（ｂ）の特性図に従って、素子Ｕ11、Ｕ12
の出力値は夫々０、０．８となる。更に、この二つの出
力値が共に１の重み付けを施されて出力層区分線形素子
Ｕ21に入力されると、その内部状態Ｎ21は Ｎ21＝ ０×１＋０．８ × １＝０．８ となって、前記入力のうち大きい値の０．８が出力とし
て得られる。この構成によれば、入力される数値が０か
ら１までの範囲の値であれば、常に大きい方の数値が出
力され、目的とする最大値検出器として機能する。
記入力をＩ1 ＝０．５、Ｉ2 ＝０．８とすれば、入力層
の区分線形素子Ｕ01、Ｕ02の内部状態Ｎ01、Ｎ02は夫々
の重み付けが１であるからそのまま０．５、０．８とな
り、従ってその出力も同一値となる。次に、この数値が
中間層区分線形素子Ｕ11、Ｕ12に入力されると、該素子
の内部状態Ｎ11、Ｎ12は Ｎ11＝０．５× １＋０．８×（−１）＝−０．３・・・・・・（３） Ｎ12＝０．５× ０＋０．８× １ ＝ ０．８・・・・・・（４） なるが、図１（ｂ）の特性図に従って、素子Ｕ11、Ｕ12
の出力値は夫々０、０．８となる。更に、この二つの出
力値が共に１の重み付けを施されて出力層区分線形素子
Ｕ21に入力されると、その内部状態Ｎ21は Ｎ21＝ ０×１＋０．８ × １＝０．８ となって、前記入力のうち大きい値の０．８が出力とし
て得られる。この構成によれば、入力される数値が０か
ら１までの範囲の値であれば、常に大きい方の数値が出
力され、目的とする最大値検出器として機能する。
【０００９】図３は上述した実施例の変形回路を示す図
で、第二の中間層区分線形素子Ｕ12を除去し、第二の素
子Ｕ02と第五の素子Ｕ21とを直接接続するように構成し
たものでこの変形回路によっても前記実施例と全く同様
に最大値検出が可能である。即ち、前記図２において第
二の入力層素子Ｕ02から第二の中間層素子Ｕ12を経て出
力層素子Ｕ21に至るル−トでは、各素子の重み付けは共
に１であり、更に第一の入力層素子Ｕ01から第二の中間
層素子Ｕ12に至るル−トの重み付けが０であるから該第
二の中間層素子Ｕ12を省略しても結果に影響がない。従
って、図３に示した回路によっても同様に最大値検出が
可能である。本発明は上述した二つの数値の最大値検出
器を複数具えて、任意の数のうちから最大値を検出する
ことも可能である。図４は本発明の変形実施例を示す構
成図であって、図３に示した最大値検出器Ｓを検出対象
数の個数ｎに対し、ｎ−１個具え、図に示すように一つ
の最大検出器の出力層区分線形素子の出力を隣接配置す
る最大値検出器の第一の入力層区分線形素子に入力する
如く順次縦列に接続したものである。この構成によれ
ば、夫々の最大値検出器に入力する数値のうち大きい値
のものが順次出力されて次の数値と比較されることにな
り、最終的に出力される数値はｎ個の数値のうちの最大
のものとなる。
で、第二の中間層区分線形素子Ｕ12を除去し、第二の素
子Ｕ02と第五の素子Ｕ21とを直接接続するように構成し
たものでこの変形回路によっても前記実施例と全く同様
に最大値検出が可能である。即ち、前記図２において第
二の入力層素子Ｕ02から第二の中間層素子Ｕ12を経て出
力層素子Ｕ21に至るル−トでは、各素子の重み付けは共
に１であり、更に第一の入力層素子Ｕ01から第二の中間
層素子Ｕ12に至るル−トの重み付けが０であるから該第
二の中間層素子Ｕ12を省略しても結果に影響がない。従
って、図３に示した回路によっても同様に最大値検出が
可能である。本発明は上述した二つの数値の最大値検出
器を複数具えて、任意の数のうちから最大値を検出する
ことも可能である。図４は本発明の変形実施例を示す構
成図であって、図３に示した最大値検出器Ｓを検出対象
数の個数ｎに対し、ｎ−１個具え、図に示すように一つ
の最大検出器の出力層区分線形素子の出力を隣接配置す
る最大値検出器の第一の入力層区分線形素子に入力する
如く順次縦列に接続したものである。この構成によれ
ば、夫々の最大値検出器に入力する数値のうち大きい値
のものが順次出力されて次の数値と比較されることにな
り、最終的に出力される数値はｎ個の数値のうちの最大
のものとなる。
【００１０】また、図５は前記図４に示した回路を更に
簡単にしたもので、一つの最大値検出器の出力層区分線
形素子Ｕ21と次に接続する第一の入力層区分線形素子Ｕ
01とを共用する如く構成したもので、この接続によって
も前記図４と全く同様の機能を奏する。同様に基本回路
そのものについても、図６に示すように更に簡単な回路
構成とすることも出来る。即ち、この例では入力層の第
一の区分線形素子Ｕ01を図２に示した基本回路から除去
したもので当該素子Ｕ01の入力も出力も共に重み付けが
１と０であり、且当該阻止に入力する数値は０と１の間
であるから、これを除去しても何らさしつかえないこと
は自明であろう。更には、このことを図３に示した回路
に適用すれば、図７に示すＶの如く区分線形素子が３個
で済み、極めて簡単な構成にすることができる。該簡略
化した回路Ｖを使用すれば、任意の個数を対象にする場
合図８に示す構成とすればよく、更に一つの最大値検出
器Ｖの出力層区分線形素子Ｕ21と接続すべき最大検出器
の中間層区分線形素子Ｕ11とを共用するよう接続すれば
図９に示す如くより一層簡単な構成となる尚、図９に示
した回路のＵ' 21 は三つの入力をもち、夫々の重み付け
は上述した通りｗ112 ＝−１、ｗ212 ＝１、ｗ211 ＝１
である。なお更に、任意個数の数値から最大値を選択す
る回路としては上記実施例に限らず、図２、図６に示し
た基本的な回路をそのまま従属接続してもよいことは自
明であろう。また、上記説明では比較すべき数値を０か
ら１の間の数値に限定したが、それ以上の数値に対して
は、例えば数値群のなかの最大値にて他の数値を割り算
することによって０から１までの数値に変換する前処理
を施した後、上記回路に入力し、最終的に得た数値に前
記最大値を掛け算して元の数値を得るようにすればよ
い。更に、実施例において入力層素子Ｕ01、Ｕ02を区分
線形素子としたが、共に重み付けが１であって、単なる
入力回路として機能するものであるから、必ずしも区分
線形素子である必要はない。更に、一般的には区分線形
素子にはバイアス手段をもったものが多いが、本発明の
実施に際してはバイアス値を零にすれば上述した最大値
検出回路を実現することができる。
簡単にしたもので、一つの最大値検出器の出力層区分線
形素子Ｕ21と次に接続する第一の入力層区分線形素子Ｕ
01とを共用する如く構成したもので、この接続によって
も前記図４と全く同様の機能を奏する。同様に基本回路
そのものについても、図６に示すように更に簡単な回路
構成とすることも出来る。即ち、この例では入力層の第
一の区分線形素子Ｕ01を図２に示した基本回路から除去
したもので当該素子Ｕ01の入力も出力も共に重み付けが
１と０であり、且当該阻止に入力する数値は０と１の間
であるから、これを除去しても何らさしつかえないこと
は自明であろう。更には、このことを図３に示した回路
に適用すれば、図７に示すＶの如く区分線形素子が３個
で済み、極めて簡単な構成にすることができる。該簡略
化した回路Ｖを使用すれば、任意の個数を対象にする場
合図８に示す構成とすればよく、更に一つの最大値検出
器Ｖの出力層区分線形素子Ｕ21と接続すべき最大検出器
の中間層区分線形素子Ｕ11とを共用するよう接続すれば
図９に示す如くより一層簡単な構成となる尚、図９に示
した回路のＵ' 21 は三つの入力をもち、夫々の重み付け
は上述した通りｗ112 ＝−１、ｗ212 ＝１、ｗ211 ＝１
である。なお更に、任意個数の数値から最大値を選択す
る回路としては上記実施例に限らず、図２、図６に示し
た基本的な回路をそのまま従属接続してもよいことは自
明であろう。また、上記説明では比較すべき数値を０か
ら１の間の数値に限定したが、それ以上の数値に対して
は、例えば数値群のなかの最大値にて他の数値を割り算
することによって０から１までの数値に変換する前処理
を施した後、上記回路に入力し、最終的に得た数値に前
記最大値を掛け算して元の数値を得るようにすればよ
い。更に、実施例において入力層素子Ｕ01、Ｕ02を区分
線形素子としたが、共に重み付けが１であって、単なる
入力回路として機能するものであるから、必ずしも区分
線形素子である必要はない。更に、一般的には区分線形
素子にはバイアス手段をもったものが多いが、本発明の
実施に際してはバイアス値を零にすれば上述した最大値
検出回路を実現することができる。
【００１１】
【発明の効果】本発明は以上説明した様に構成し且機能
するものであるから、極めて簡単な回路構成によって多
数の数値のうちから最大値を検出することができ、例え
ばニュ−ロネットワ−クを使用してファジ−制御を行う
場合等に極めて有効である。また、本発明はファジ−制
御に限らず広く適用可能であることは云うまでもない。
更に、すべての素子を同一構成とすることが可能である
から、集積回路化する上でも都合が良い。
するものであるから、極めて簡単な回路構成によって多
数の数値のうちから最大値を検出することができ、例え
ばニュ−ロネットワ−クを使用してファジ−制御を行う
場合等に極めて有効である。また、本発明はファジ−制
御に限らず広く適用可能であることは云うまでもない。
更に、すべての素子を同一構成とすることが可能である
から、集積回路化する上でも都合が良い。
【００１２】
【図１】（ａ）は本発明に於いて使用する区分線形素子
の例を示す概要構成図である。 （ｂ）は区分線形素子の特性例を示す図である。
の例を示す概要構成図である。 （ｂ）は区分線形素子の特性例を示す図である。
【図２】本発明の一実施例を示す構成図である。
【図３】本発明の変形実施例を示す構成図である。
【図４】本発明の他の変形例を示す概要構成図である。
【図５】本発明の更に他の実施例を示す概要構成図であ
る。
る。
【図６】本発明の他の実施例を示す概要構成図である。
【図７】本発明の他の実施例を示す概要構成図である。
【図８】本発明の変形実施例を示す構成図である。
【図９】本発明の他の変形実施例を示す構成図である。
Ｕ、Ｕ01、Ｕ02 ・・・Ｕ212 、Ｕ' 21 区分線形素子 Ｉ1 Ｉ2 Ｉ3 数値 ｗ1 、ｗ2 、ｗ3 、ｗ111 ・・ｗ212 重み付け値 Ｓ、Ｖ 最大検出器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06G 7/12 102 G06F 15/18 G06G 7/60
Claims (6)
- 【請求項１】０と１の間の値をもつ二つの数値のうち、
大きい値を選択する手段において、前記二つの数値各々
を重み付けが共に１の二つの入力層区分線形素子Ｕ01、
Ｕ02に入力し、素子Ｕ01と素子Ｕ02の出力夫々に１と−
１の重み付けをして第一の中間層区分線形素子Ｕ11へ、
また前記素子Ｕ01とＵ02の出力夫々に０と１の重み付け
をして第二の中間区間線形素子Ｕ12に夫々入力すると共
に、該中間層区分線形素子Ｕ11とＵ12の出力に１の重み
付けをした後二入力出力層区分線形素子Ｕ21に入力する
ことによって、該出力層区分線形素子Ｕ21から前記二つ
の数値のうち大きい方の数値を出力したことを特徴とす
る最大値検出器。 - 【請求項２】０と１の間の値をもつ二つの数値のうち、
大きい値を選択する手段に於いて、前記二つの数値夫々
を入力する二つの入力層区分線形素子Ｕ01、Ｕ02を設
け、該素子Ｕ01、Ｕ02の出力夫々に１、−１の重み付け
をして中間層区分線形素子Ｕ11に入力し、該素子Ｕ11と
前記第二の入力層区分線形素子Ｕ02の出力に共に１の重
み付けを施した後出力層区分線形素子Ｕ21に入力するこ
とによって、該出力層区分線形素子Ｕ21から前記二つの
数値のうち大きい値を出力したことを特徴とする最大値
検出器 - 【請求項３】０と１との間の値を持つ二つの数値のうち
大きい値を選択する手段に於いて、前記二つの数値のう
ち一方を入力する一つの入力層区分線形素子Ｕ02と、他
方の数値と−１の重み付けをした前記素子Ｕ02の出力と
を入力する一つの中間層区分線形素子Ｕ11と、該素子Ｕ
11の出力と前記入力層区分線形素子Ｕ02の出力夫々に１
の重み付けをして入力する出力層区分線形素子Ｕ21とを
具えたことを特徴とする最大値検出器 - 【請求項４】請求項１項記載の最大値検出器において、
前記入力層区分線形素子Ｕ01と前記中間層区分線形素子
Ｕ12の両者またはその一方を除去したことを特徴とする
最大値検出器 - 【請求項５】請求項１、２、３又は４項記載の最大値検
出器を複数縦列接続することによって任意個数の数値か
ら最大値を検出したことを特徴とする最大値検出器 - 【請求項６】請求項１、２、３又は４項記載の最大値検
出器を複数具え、一つの最大値検出器の出力層区分線形
素子Ｕ21が他方の入力層区分線形素子Ｕ01と兼用するよ
うに順次接続することによって、任意の個数の数値のな
かから最大値を検出したことを特徴とする最大値検出器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03192541A JP3106321B2 (ja) | 1991-07-05 | 1991-07-05 | 最大値検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03192541A JP3106321B2 (ja) | 1991-07-05 | 1991-07-05 | 最大値検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512464A JPH0512464A (ja) | 1993-01-22 |
| JP3106321B2 true JP3106321B2 (ja) | 2000-11-06 |
Family
ID=16292996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03192541A Expired - Fee Related JP3106321B2 (ja) | 1991-07-05 | 1991-07-05 | 最大値検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106321B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729104A (en) * | 1994-12-02 | 1998-03-17 | Nissan Motor Co., Ltd. | Power window apparatus for vehicle |
-
1991
- 1991-07-05 JP JP03192541A patent/JP3106321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512464A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0629969A1 (en) | Artificial neuron and method of using same | |
| Takefuji et al. | Artificial neural networks for four-coloring map problems and K-colorability problems | |
| US4128890A (en) | Integrated arithmetic unit and digital networks using the unit | |
| JP3106321B2 (ja) | 最大値検出器 | |
| EP0444878B1 (en) | Neural network | |
| Ishibuchi et al. | Learning from incomplete training data with missing values and medical application | |
| US4728927A (en) | Apparatus and method for performing comparison of two signals | |
| JP3101742B2 (ja) | 最小値検出器 | |
| US5581661A (en) | Artificial neuron using adder circuit and method of using same | |
| EP0661645A2 (en) | Neural network | |
| EP0841621B1 (en) | Learning method in binary systems | |
| KR960014201B1 (ko) | 움직이는 표적의 검출 방법 및 그 시스템 | |
| US5251269A (en) | Multi-layer neural network modelled after the striate cortex for recognizing visual patterns | |
| Ota | VLSI structure for static image processing with pulse-coupled neural network | |
| Kumar et al. | Transient Solution of a Two Homogeneous Servers Markovian Queueing System with Environmental, Catastrophic and Restoration Effects | |
| JP2761090B2 (ja) | エキスパートシステムの推論方法 | |
| EP4290411A1 (en) | Semiconductor chip, device and system comprising the semiconductor chip, and method for manufacturing the semiconductor chip or the system | |
| JPH10111805A (ja) | 重心検出器 | |
| Manisha et al. | Artificial Neural Network architecture and hardware Chip Implementation using VHDL | |
| JP3082530B2 (ja) | ニューラルネットワーク回路 | |
| JPH03114435A (ja) | 診断システム | |
| JPH04276801A (ja) | 制御装置 | |
| Chan | The interpolation property of fuzzy polynomial approximation | |
| JP3263955B2 (ja) | しきい値回路 | |
| JP3368619B2 (ja) | 時空間パターン分類装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |