JPH0179102U - - Google Patents
Info
- Publication number
- JPH0179102U JPH0179102U JP1987173177U JP17317787U JPH0179102U JP H0179102 U JPH0179102 U JP H0179102U JP 1987173177 U JP1987173177 U JP 1987173177U JP 17317787 U JP17317787 U JP 17317787U JP H0179102 U JPH0179102 U JP H0179102U
- Authority
- JP
- Japan
- Prior art keywords
- outputs
- integral type
- delay circuits
- output processing
- digital output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Safety Devices In Control Systems (AREA)
Description
第１図Ａ、第１図Ｂは、この考案の一実施例を
示す二重化制御装置のブロツク図、第２図は、同
二重化制御装置の入力信号とサンプリングタイム
の関係を説明するための波形図、第３図は、同二
重化制御装置の制御装置の出力と二重化回路の出
力との関係を説明するための図である。 １０，２０：制御装置、３０：二重化回路、１
１，１２：積分型遅延回路。
示す二重化制御装置のブロツク図、第２図は、同
二重化制御装置の入力信号とサンプリングタイム
の関係を説明するための波形図、第３図は、同二
重化制御装置の制御装置の出力と二重化回路の出
力との関係を説明するための図である。 １０，２０：制御装置、３０：二重化回路、１
１，１２：積分型遅延回路。
Claims (1)
- 【実用新案登録請求の範囲】 同一の入力信号を、互いに非同期の個別のサン
プリングタイムに取込み、演算処理を行いデジタ
ル出力処理部よりデジタル信号を出力する第１と
第２の制御装置を備える二重化制御装置において
、 前記第１と第２の制御装置のデジタル出力処理
部の出力に、前記サンプリングタイムの周期より
もやや長い遅延時間を持つ積分型遅延回路をそれ
ぞれ設け、これら積分型遅延回路の出力を論理回
路を通して導出するようにした二重化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987173177U JP2557106Y2 (ja) | 1987-11-12 | 1987-11-12 | 二重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987173177U JP2557106Y2 (ja) | 1987-11-12 | 1987-11-12 | 二重化制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0179102U true JPH0179102U (ja) | 1989-05-26 |
| JP2557106Y2 JP2557106Y2 (ja) | 1997-12-08 |
Family
ID=31465110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987173177U Expired - Lifetime JP2557106Y2 (ja) | 1987-11-12 | 1987-11-12 | 二重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557106Y2 (ja) |
-
1987
- 1987-11-12 JP JP1987173177U patent/JP2557106Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2557106Y2 (ja) | 1997-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE61176T1 (de) | In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen. | |
| JPH0179102U (ja) | ||
| JPS63118602U (ja) | ||
| PT84811A (en) | Interface circuitry for communicating by means of messages | |
| JPS63215212A (ja) | パルス回路 | |
| JPS59117974U (ja) | 測定モ−ド切り換え回路 | |
| JPH0433146U (ja) | ||
| JPH0250701U (ja) | ||
| JPH0295876U (ja) | ||
| JPS6442482U (ja) | ||
| JPS6427739U (ja) | ||
| JPS62162701U (ja) | ||
| JPH0235229U (ja) | ||
| JPS61154214A (ja) | デイジタル・フイルタ | |
| JPH0377577U (ja) | ||
| JPS63163026U (ja) | ||
| JPS6059686U (ja) | 信号監視回路 | |
| JPS61133833U (ja) | ||
| JPS6356827U (ja) | ||
| JPH0292599U (ja) | ||
| JPS618632U (ja) | コンベア追従装置 | |
| JPS62162702U (ja) | ||
| JPS6284266U (ja) | ||
| JPH03127930U (ja) | ||
| JPH02119742U (ja) |