JPH0295876U - - Google Patents
Info
- Publication number
- JPH0295876U JPH0295876U JP358589U JP358589U JPH0295876U JP H0295876 U JPH0295876 U JP H0295876U JP 358589 U JP358589 U JP 358589U JP 358589 U JP358589 U JP 358589U JP H0295876 U JPH0295876 U JP H0295876U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- circuit block
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
第１図及び第２図はこの考案の実施例を示すも
ので、第１図は一実施例の回路構成を示すブロツ
ク図、第２図は他の実施例の回路構成を示すブロ
ツク図、第３図はＬＳＩ内の２つのブロツクが接
続した状態を示す図、第４図は第３図のテスト回
路を含む回路構成を示すブロツク図、第５図は第
４図の具体的な回路構成を示すブロツク図である
。 １１，２１……Ａブロツク、１１ａ，２１ａ…
…Ａ処理回路、１１ｂ，２１ｂ……インバータ（
出力回路）、１２，２２……Ｂブロツク、１２ａ
，２２ｂ……Ｂ処理回路、１２ｂ，２２ｂ……イ
ンバータ（入力回路）、１３，２５……出力切換
テスト回路、１４，２４……バス切換回路、１５
，２３……入力切換テスト回路、２６……タイミ
ング回路。
ので、第１図は一実施例の回路構成を示すブロツ
ク図、第２図は他の実施例の回路構成を示すブロ
ツク図、第３図はＬＳＩ内の２つのブロツクが接
続した状態を示す図、第４図は第３図のテスト回
路を含む回路構成を示すブロツク図、第５図は第
４図の具体的な回路構成を示すブロツク図である
。 １１，２１……Ａブロツク、１１ａ，２１ａ…
…Ａ処理回路、１１ｂ，２１ｂ……インバータ（
出力回路）、１２，２２……Ｂブロツク、１２ａ
，２２ｂ……Ｂ処理回路、１２ｂ，２２ｂ……イ
ンバータ（入力回路）、１３，２５……出力切換
テスト回路、１４，２４……バス切換回路、１５
，２３……入力切換テスト回路、２６……タイミ
ング回路。
Claims (1)
- 【実用新案登録請求の範囲】 第１の回路ブロツク内にあつて第２の回路ブロ
ツクの入力テストを行なう入力切換テスト回路と
、 第２の回路ブロツク内にあつて第１の回路ブロ
ツクの出力テストを行なう出力切換テスト回路と
、 上記第１の回路ブロツクの出力を上記第２の回
路ブロツクに入力するよう接続する接続手段と、 上記第１の回路ブロツクの出力テスト時に上記
出力切換テスト回路からの出力を検出すると共に
、第２の回路ブロツクの入力テスト時に上記入力
切換テスト回路へテスト信号を入力する制御手段
とを具備したことを特徴とする論理試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP358589U JPH0295876U (ja) | 1989-01-17 | 1989-01-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP358589U JPH0295876U (ja) | 1989-01-17 | 1989-01-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0295876U true JPH0295876U (ja) | 1990-07-31 |
Family
ID=31205352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP358589U Pending JPH0295876U (ja) | 1989-01-17 | 1989-01-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0295876U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6463562B1 (en) | 1999-04-06 | 2002-10-08 | Nec Corporation | Semiconductor device including macros and its testing method |
-
1989
- 1989-01-17 JP JP358589U patent/JPH0295876U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6463562B1 (en) | 1999-04-06 | 2002-10-08 | Nec Corporation | Semiconductor device including macros and its testing method |