JPS5862898A - ドリフト補償形アナログホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 こ０発明にドリフト補償形アナｑグホールド回路の改良
に関する。

積分増幅器或は増幅器の入力に並列にコンデンサを接続
したサンプルホールド回路を用いたアナログホールド回
路が各棟の分野で利用されている。

これらのアナログホールド回路が持つ大きな欠点として
は、絶縁抵抗が高いコンデンサ及び入力抵抗が高い増幅
器を用いたにしても長期にわたりてホールド電圧を安定
に保持し得ないことである。

この欠点全改善するために過去において例えば「特公昭
５１−４７３０１号公報」或は「特公昭５４−６２３号
公報」に見られるように各種の提案がなされている。

こノＬｒ：）過去に提案てれたドリフト補償形アナログ
ホールド回路はホールド電圧を量子化する［ｇｌ路と、
量子化した結果をアナログホールド回路の入力側に修正
信号として帰還させる回路とによシ構成され、ボールド
電圧を量子化する製作と、ドリフト修正動作を一定周期
毎に交互に行なう構成となっている。従ってドリフト修
正動作が一定時間間隅毎Ｏ間欠勤作となシホールド電圧
の変化に対して修正動作に遅れを伴なう欠点がある。

第１ＷｊｌＪハｒ特公昭３５１−４７３０１号公報」に
開示され九ドリフト補償形アナログホールド回路の一例
管示す、この図の例では増幅器１０１とコンデンサ１０
２によりて積分増幅器を構成し、こＯ積分増幅器をアナ
ログホールド回路１０３として利用し九場合を示す、１
０４はアナ賞ダホールＦ回路１０３０入力端子、１０５
は出力端子であるｇｈ　１０６はドリフト補償回路であ
る。この補償回路１０６は一定周期〒０時間信号号２ｏ
１（第２図ム）を発生する時間幅信号発生回路１０７と
、ζＯ時間幅信号２０１によりて開閉制御されアナログ
ホールド回路１０３０ホールド出力電圧Ｖ・ｔ−漸続場
せるｆ−）回路１０８と、ｒ−）回路１０８から与えら
れるホールド出力電圧１を電圧−周波数変換し、ホール
ド電圧Ｖ・に対応した周波ａｔ持つ／々ルスを出力する
ノ４ルス発生器１０９と、この／臂ルス発生器１０９か
ら出力される高速パルス２０２（＠２図Ｂ）ｔ−計数し
てホールド電圧Ｗ＠０値を量子化する計数囲路１１１と
、この計数回路１１１によって量子化された結果をアナ
ログホールド回路１０３に帰還させＸ帰還回路１１２と
によシ構成される。

この構成において／ヤルス発生器１０９はｌ＠２図Ｂに
示すように時間幅信号２０１０半周期１毎に７ｔログホ
一ルド回路１０３１Ｚ）ホールド電圧ｖ・に比例した周
波数を持つ高速・ｆルス２ｏ２【出力する・この高速ノ
譬ルス２０２は１を数回路１１１に与えられ量子化され
る。針数回路１１１回具体的には例えば２進カウンタと
して動作する７リツ！７０ツブを用いることができ、時
間幅信号２０１の立上シでリセットするようにし、その
初期状膳から間遠パルス２０２を計数する。第２図ＣＫ
示す２０３はこの高速ノｆルス２０２を計数している状
態の針数回路１１１の出方を示す、この計数中の出力２
０３はアナログホールド回路１０３０１ｔ−ルド電圧Ｖ
・に何等変化讐与えない。

時間幅信号２０１がＬ論理に立下るとダート回路１０８
が閉じられパルス発生器１０９のパルス出力はゼロとな
る一計数回路１１１は時間１ｍ（Ｉ号２０１がＲｗＩ理
の状態にある関に与えられ九高速パルス２０２０数に対
応してその出力がＬ論理の状態と、■論理の状態の何れ
か一方の状態で計数動作を停止する。ζＯ緒累計数回路
１１１はホールド電圧Ｖ・を最少１ピツトのディジタル
量でム一り変換を行なうたこととな）、ホールド電圧Ｖ
・はＬＩ＊ｌｌか、五輪理かの２値の論理値を量子化さ
れる。

ζ０２値の量子化出力をこれがＬ論理の状態でホールド
電圧Ｖ・が増大する方向及びＨ論理の状態でホールド電
圧Ｖ・が減少する方向となるよう（あるいはその逆でも
よい）４’ｌｔ還回路１１２ｔ−通じてアナログホール
ド回ｍｌ　０３の入力側に修正信号として帰還する。こ
のときその修正量を帰還回路１１２を構成する抵抗器の
抵抗値を適当に設定してアナログホールド回路１０３の
自然ドリフト菫の最大値よ１１く、且つ１回の修正動作
により量子状１ＩＩｔ１ステップ飛び越さないＳ囲に設
定することによシアナログホールド出力は量子境界上に
保持されることＫなる。

上述したように先に提案されているドリフト補償形アナ
四ダホールド回路は菖２図りに示すように量子化動作と
修正動作を交互に行なうものであるからドリフＦの修正
動作に遅れを伴なう欠点がある。

と２の発明の目的は修正動作の応答速度が速いドリフト
補償形アナログホールド回路を提供するにある。

この発明ではパルス発生回路の出力の論理状圃をラッチ
回路にラッチさせ、そのラッチ出力で出力動作を行うよ
う構成するものである。従ってこの発明によれば常時ｐ
　９７ト修正動作が行なわれるため修正動作の応答速度
を速くすることができる。

以下にこの発明の一実施例を第３図以下管用いて詳細に
説明する。

１１ｇ３図にこの発明の一実施例を示す、第３囮ｋＣお
いて給１図と対応する部分には同一符号を付し、その重
複説明は省略するが、１ｏ３はコンデンサ１０２と増４
Ｉｉ器１０１によって構成されるアナロｒホールｙｌｉ
ｌ路、１０７は時間幅信号発生器、１０９はパルス発生
器である。

この発−においては時間幅信号発生Ｉ）１０７又はΔル
ス発生＄１０９の何れか一方にホールド電圧Ｖ・を与え
、ホールド電圧Ｖ・に対応して時間幅信号０時間幅又は
Ａｋス出力の・ダルス数を変化させ、かう時間幅信号発
生器１０７の出力と／ｌｌスス生器５ｏｌｏ出力を同期
式せて時間幅信号によって規定されるタイミング毎に／
４ルス発生器１０９０Ｉ９ルスＯ論理状態を２．チ回路
３０１にラッチさせ、そのラッチ出力を帰還回路１１２
を通じてホールド回路１０３に修正信号として供給する
ように構成したものでろる番 第３図の例では時間幅信号発生器１０７にホールド電圧
Ｖ・を与え、ホールド電圧Ｖ＠に対応して、時間幅信号
０時間幅を変化させるように構成した場合を示す０時間
信号号発生器１０７は第４図ムに示すように周期Ｔｌ　
　＋Ｔ１　　＊Ｔ１−毎に極く短かい期間例えば負に立
下る時間幅信号４０１°を出力し、その時間ａ信号４０
１０周期ＴＩ　、〒１　。

Ｔ、−・・がホールド電圧Ｖ・に応じて変化するように
動作する。ｊ！に時間幅信号４０１と／譬ルス発生５１
０Ｇの出力をリセシＦ信号発生回路３０２に入力し、そ
のリセッ）信号発生回路３０２０出力を時間幅信号発生
器１０７のリセット端子Ｒに与え、パルス発生器１０Ｇ
の／ぐルスに同期して時間幅信号４０１の時間幅を規定
するように構成する・パルス発生器１０９は嬉４図Ｂに
示すように一定周波数のパルス４０２を出力する。パル
ス発生器１０９の出力をラッチ回路３０１のデータ端子
りに与え、時間幅信号４０１をラッチ回路３０１のクロ
、り端子ＣＬＫ与える。ラッチ回路３０１は時間幅信号
４０１の立下シでクロックツぐルス４０２の論理状態を
読込む、この読込みによルラ、チ回路３０１の出力には
ホールド電圧ｖ＠に関連した１ピツトの信号が得られる
。つま〉第１図に示した計数回路１１１・１′で／臂ル
ス発生器１０９の出力Δルス４０２ｔ−計数する代シに
ラッチ回路３０１によって時間幅信号Ｏ立下シのタイン
ングにおける／奢ルス出力の＆ｆ理状態管絖取ることに
よ）ホールド電圧Ｖ＠に関連した信号管得る。第４・図
Ｃにう、テ回路３０１のラッチ出力４０３の一例を示す
・ζＯうＶテ出力４０３を帰還回路１１２を通じてアナ
四ダホールド回路１０３０入力側に帰還することによル
第４図りに示すようにアナロダホールド回路１０３には
修正信号４０４が与えられホールド電圧Ｖ・のドリフト
を補償することがで會ゐ。

従りてこの発明によれはホールド電圧ｖＩに関連した信
号はラッチ回路３０１によシラッチされるからアナ冨！
ホールド回路１０３に連続して修正信号４０４ｔ−供給
することができる。よってホールド電圧が過渡的に変動
してもその変動に追従して修正動作が行われ、修正動作
の応答が速いドリア）補償回路が得られる。然も計数回
路を用いなくて済むため構成ｔｍ素化することができる
。

第５図にこの発明の具体的な実施例を示す０時間幅値号
発生器１０７は一定の電圧Ｅｔ−一定の時定数で積分す
る積分器５０１と、この積分器５０１０積分電圧をリセ
ｙ）させるためのスイッチ素子５０２と、積分器５０１
の積分電圧がホールド回路１．０３０ホールド電圧に達
したことを検出するレベル、判定回路５０３とによって
構成することができる。レベル判定回路５０３の出力を
ラッチ回路３０１を構成するＤ形７リツプ７シツプＯり
四ツク端子ＣＬに与えると共にリセアト化号発生回路３
０２に与える。リセット侶号発生回路３０２はこの例で
はプリセット端子ＰＳ付のＪ−、に７リツグフｕｙｆに
よって構成した場合管示す、レベル判定回路５０３の出
力をこのＪ−にフリッグフＱ、プのプリセット端子Ｐ８
に与えると共ｔＣＪ−にフリップ７四ツゾのりννり端
子ＣＬにはパルス発生器１０９の出カッｆルス４０２を
与える。この出力パルス４０２はラッチ回路３０１を構
成するＤ形フリップフロップのデータ端子りにも与えら
れる。Ｊ−にフリップ７四ツゾのＪ端子にはＬ論理を与
え、Ｋ及びリセット端子ＲにはＨ論ｌｌヲ与、する、Ｊ
−に７リツグ７！、プの出力端子Ｑ４Ｄ出力をスイッチ
素子５０２に与える。

このように構成することによシ積分器５Ｇ１の積分電圧
が第６図ｐに示すように成る時点ｔ１においてホールド
回路１０３のホールド電圧７番に違するとレベル判定回
路５０３の出力つま〕時間幅信号４０１は第６図Ｂに示
すようにＬ論理に立下る。この立下）によりラッチ回路
３０１は／母ルス発生器１０９０ノｆルスＯ論理状態を
読込む、これと共ＫＪ−に７す、デフロ、グの！９セッ
ト端子Ｐ８にレベル判定回路５０３のＬｉ１ｌ理信号が
与えられる仁とによシ、リセッ）（Ｎ号発生回路３０２
を構成するＪ−に７リツプフＥ２ｙプは第６図Ｅに示す
ようＫｎ論理傷信号０２ｔ−出力する。このＨ論理信号
６０２によシスイッチ素子５０２がオンに制御され、積
分器５０１の積分電圧６０１はゼμレベルにリセットさ
れる。このリセットによ）レベル判定回路５０１の出力
４０１は再びＨ論理に戻される。リセット信号発生回路
３０２を構成するＪ−に７リツプ７Ｗｙグはパルス発生
器１０９０出力Δルス４０２の立下シでＬ論３ｍＫなる
。よりてリセット信号６０２はプリ七ット後に到来する
ノ臂ルス４０２０文下夛でＬｌｌｉｌ理に戻される。リ
セット信号６０２がＬｂｉｍＫ戻されることＫよｐスイ
ッチ素子５０２はオフに戻され積分器５０１は再び積分
を始める・ このように時間幅信号発生器１０７の積分器５０１はノ
９ルス発生器１０９の／４ルスの立１に同期して積分を
開始するように動作し、この時点から一定の時定数で一
定電圧Ｅをホールド回路１０３のホールド電圧Ｖ・と等
しくなるまで積分するから、その時間幅はホールド電圧
ｖ＠に関連して変化することとなる。またその積分電圧
６０１がホールド電圧Ｖ・と等しくなった時点で一定周
波数で繰返される／４ルス４０２の論理状１１ｔ−ラッ
チ回路３０１にう、チさせるから、そのラッチ結果は第
３図の実施例で説明したようにホールド電圧Ｖ・に関連
した１ビツトのディジタル信号になる。よりてラッチ回
路３０１のラッチ出力ｔ−帰還回路１１２を通じてホー
ルド回路１０３の入力側１１１− に与えることによ）ホールド回路１０３０自然ドリフト
を補償することができる。第７図はこの発明の他の実施
例を示す、この例ではノヤルス発生優１０９にホールド
回路１０３０ホールド電圧Ｖ・を与え、ζＯホールド電
圧Ｖ・に対応してパルスの出力周波数を変化させ、この
周波数変化される／臂ルスＯ論理状Ｍを時間幅信号発生
器１０７から出力される一定の時間＠１持つ時間幅信号
によシツＶチ回路３０１に読込むように構成した場合を
示す・このように１４成した場合にも上述と同様の作用
効果が得られる。

尚第３図および第７図のパルス発生回路１０９の出力の
デ異−ティ比は理想的にＦｉ５０−であることが望まし
い、しかしながらある程度の耐峠童性劣化管許容すれば
、必ずしも５０−でなくてもよい。

以上説明したようにこの発明によればう、チ回路３０１
會設けたことによシトリフト修正信号を連続的に出力す
ることができる。よりて修正動作Ｃ応答を速くすること
ができる。また計数回路會必簀としないから構成が簡素
化され安価に作ることができる等Ｏ利点を有し、そＯ効
果は実用に供して頗る大である。

【図面の簡単な説明】

絽１図は従来のトリプト補償形アナログホールド回路を
説明するためのブロック図、第２図社その動作を説明す
るための波形図、第３図はこの発明の一実施例を示すブ
ロック図、第４図社その動作を説明するための波形図、
絽５図はこの発明の具体的な実施例を示す接続図、第６
図はその具体的な実施例の動作を説明するための波形図
、第７図はこの発明の他の実施例を示すブロック図であ
る。 １０３：アナログホールド回路、１０７：時間幅信号発
生器、１０９：パルス発生器、３０１：ラッチ回路、１
１２：帰還回路。 特許出願人　株式会社北辰電機製作所 代理人草　野　　卓 ′Ｘ　　１　１ 才　　２　　胆 才　　３　　　図 才　　４　　図 才　　５　１ ０３ （ Ｆ１８９− 牙　　７　　ｌ

Claims (1)

【特許請求の範囲】
1. コンデンサと増幅器によシ構成されるアナログホールＰ
   回路と、時間を規定する時間幅信号を出力する時間幅信
   号発生器と、／４ルス数を出力するパルス発生器と、上
   記時間幅信号発生器から出力されｂ時間＠ＩＩ号によシ
   上記パルス発生器のパルス論理状１１會う、チするラッ
   チ回路と、そのラッチ回路Ｏラッチ内容によ）上記□ア
   ナログホールド回路に修正信号を供給する帰還回路とか
   らなシ、上記パルス発生器の出力と上記時間幅信号発生
   器の出力を同期させると共に、上記アナログホールド回
   路のホールド電圧に対応して上記パルス発生器の出力パ
   ルス数或いは上記時間幅信号発生器の時間幅を変えるよ
   うにしたドリフト桶償形アナ■グホールド回路。