JPS5856971B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5856971B2 JPS5856971B2 JP9064276A JP9064276A JPS5856971B2 JP S5856971 B2 JPS5856971 B2 JP S5856971B2 JP 9064276 A JP9064276 A JP 9064276A JP 9064276 A JP9064276 A JP 9064276A JP S5856971 B2 JPS5856971 B2 JP S5856971B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor pellet
- solder
- external
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Description
【発明の詳細な説明】
この発明は、半導体装置の製造方法に係り、特に外部リ
ードと半導体ペレットとの接続方法の改良に関するもの
である。
ードと半導体ペレットとの接続方法の改良に関するもの
である。
以下、樹脂封止型ダイオードの製造方法を例にとり説明
する。
する。
第１図は従来の樹脂封止型ダイオードの縦断面図、第２
図はリードフレームを用いて複数個のダイオードを同時
に組み立てる状況を示す斜視図である。
図はリードフレームを用いて複数個のダイオードを同時
に組み立てる状況を示す斜視図である。
第１回転よび第２図にかいて、１は半導体ペレット、２
は半導体ペレット１に接続された外部リード、３は半導
体ペレット１を載置する金属基板、４は半導体ペレット
１と外部リード２とを接着する半田、５は半導体ペレッ
ト１と金属基板３とを接着する半田、６は封止用樹脂、
７は外部リード２を複数個連結して形成されているリー
ドフレーム、８はリードフレーム７の外部リード２間の
連結部である。
は半導体ペレット１に接続された外部リード、３は半導
体ペレット１を載置する金属基板、４は半導体ペレット
１と外部リード２とを接着する半田、５は半導体ペレッ
ト１と金属基板３とを接着する半田、６は封止用樹脂、
７は外部リード２を複数個連結して形成されているリー
ドフレーム、８はリードフレーム７の外部リード２間の
連結部である。
第１図に示すように、半導体ペレット１は外部リード２
釦よび金属基板３と、それぞれ半田４および半田５によ
り接着され、また、第２図に示すように、外部リード２
は複数個が連結部８により連結されリードフレームを形
成しているため、リードフレーム７にそり、ねじれなど
の変形があると、連結部８を介して外部リード２に影響
を与え、リードフレーム７全体に加える荷重が均一であ
っても、個々の外部リード２に加わる荷重は不均一にな
る。
釦よび金属基板３と、それぞれ半田４および半田５によ
り接着され、また、第２図に示すように、外部リード２
は複数個が連結部８により連結されリードフレームを形
成しているため、リードフレーム７にそり、ねじれなど
の変形があると、連結部８を介して外部リード２に影響
を与え、リードフレーム７全体に加える荷重が均一であ
っても、個々の外部リード２に加わる荷重は不均一にな
る。
そのため、荷重が小さい外部リード２のところでは、半
導体ペレット１と外部リード２捷たは金属基板３との間
の接着不良が生じたり、半田４゜５内に巣が生じたりし
てダイオードの不良の原因となり、逆に荷重が大きい外
部リード２のところでは、半導体ペレット１と金属基板
３とを接着さす半田５が押し出され半田５の量が減少し
、金属基板に熱的ショックが与えられたとき、金属基板
３の膨張、収縮による応力を吸収し、これらが半導体ペ
レット１に伝わるのを防止する部分が減少するので、半
導体ペレット１が損傷を受けるむそれがある。
導体ペレット１と外部リード２捷たは金属基板３との間
の接着不良が生じたり、半田４゜５内に巣が生じたりし
てダイオードの不良の原因となり、逆に荷重が大きい外
部リード２のところでは、半導体ペレット１と金属基板
３とを接着さす半田５が押し出され半田５の量が減少し
、金属基板に熱的ショックが与えられたとき、金属基板
３の膨張、収縮による応力を吸収し、これらが半導体ペ
レット１に伝わるのを防止する部分が減少するので、半
導体ペレット１が損傷を受けるむそれがある。
さらに、半導体ペレット１と金属基板３とがう１く接着
されても、外部リード２と半導体ペレット１との間には
半田４が介在するだけであるから、リードフレーム７の
連結部８を切る場合の応力や、製品となってから外部リ
ード２に加わる応力は、半田４のみで吸収しているため
、応力集中が起こり、繰り返し応力が加えられると、半
田４の疲労や、半導体ペレット１の損傷を起こす危険性
があった。
されても、外部リード２と半導体ペレット１との間には
半田４が介在するだけであるから、リードフレーム７の
連結部８を切る場合の応力や、製品となってから外部リ
ード２に加わる応力は、半田４のみで吸収しているため
、応力集中が起こり、繰り返し応力が加えられると、半
田４の疲労や、半導体ペレット１の損傷を起こす危険性
があった。
この発明は、上記の点に鑑みてなされたものであり、半
導体ペレットとリードフレームの外部リード釦よび金属
基板との接着の際の、複数個の半導体ペレットの間にお
ける荷重のばらつきを減少させ、かつ組立完了後も外部
リードへの外力が半導体ペレットに直接伝わるのを防止
した半導体装置の製造方法を提供することを目的とした
ものである。
導体ペレットとリードフレームの外部リード釦よび金属
基板との接着の際の、複数個の半導体ペレットの間にお
ける荷重のばらつきを減少させ、かつ組立完了後も外部
リードへの外力が半導体ペレットに直接伝わるのを防止
した半導体装置の製造方法を提供することを目的とした
ものである。
第３図はこの発明の一実施例の方法で製造された樹脂封
止型ダイオードの縦断面図である。
止型ダイオードの縦断面図である。
第３図において、９は半導体ペレット１と外部リード３
との間に挿入された導電性部材である導電率が大きくば
ね定数の小さいＳ字形の金属薄片、１０は半導体ペレッ
ト１と金属薄片９とを接着する半田、１１は外部リード
２と金属薄片９とを接着する半田である。
との間に挿入された導電性部材である導電率が大きくば
ね定数の小さいＳ字形の金属薄片、１０は半導体ペレッ
ト１と金属薄片９とを接着する半田、１１は外部リード
２と金属薄片９とを接着する半田である。
第４図は金属薄片９の斜視図である。
上記のダイオードにおいては、半導体ペレット１と外部
リード２との間にはね作用のある金属薄片９が挿入され
ているので、リードフレーム７のそり、ねじれなどの変
形によって、外部リード２と金属薄片９との接着点の高
さが、ダイオード間で多少不均一であっても、ばね定数
の小さい金属薄片９がそのばらつきを吸収し、荷重をど
のダイオードに対してもほぼ均一にすることができるた
め、半田１０の量を一定に保つことができる。
リード２との間にはね作用のある金属薄片９が挿入され
ているので、リードフレーム７のそり、ねじれなどの変
形によって、外部リード２と金属薄片９との接着点の高
さが、ダイオード間で多少不均一であっても、ばね定数
の小さい金属薄片９がそのばらつきを吸収し、荷重をど
のダイオードに対してもほぼ均一にすることができるた
め、半田１０の量を一定に保つことができる。
同時に組立後、外部リード２に加わる力を半田４のみで
なく、金属薄片９でも吸収できるため、半導体ペレット
１の損傷の恐れはなくなる。
なく、金属薄片９でも吸収できるため、半導体ペレット
１の損傷の恐れはなくなる。
また、金属薄片９に、メッキやクラッドなどの方法で、
前もって半田を供給しであるので、従来のように半導体
ペレット１と外部リード２との間に半田を供給する必要
がなく、組立工程の簡素化に役立つ。
前もって半田を供給しであるので、従来のように半導体
ペレット１と外部リード２との間に半田を供給する必要
がなく、組立工程の簡素化に役立つ。
上記の実施例では、この発明をダイオードの製造に適用
した場合について述べたが、この発明はトランジスタ、
サイリスタ、その他の半導体装置の製造に広く適用する
ことができるものである。
した場合について述べたが、この発明はトランジスタ、
サイリスタ、その他の半導体装置の製造に広く適用する
ことができるものである。
また、導電性部材も実施例のＳ字形の金属薄片に限られ
るものでないことはいう１でもない。
るものでないことはいう１でもない。
以上詳述したように、この発明による半導体装置の製造
方法に釦いては、半導体ペレットと外部リードとの間に
はね作用のある導電性部材を介在させたので、外部リー
ドの接着時にこれに加えられる外力に変動があっても、
変動かばね作用のある導電性部材に吸収され、金属基板
および外部リードが良好な状態で接着される効果がある
。
方法に釦いては、半導体ペレットと外部リードとの間に
はね作用のある導電性部材を介在させたので、外部リー
ドの接着時にこれに加えられる外力に変動があっても、
変動かばね作用のある導電性部材に吸収され、金属基板
および外部リードが良好な状態で接着される効果がある
。
また、組立完了後、外部リードに加わる外力を半田およ
び導電性部材で吸収するので、半導体ペレットを損傷し
ない効果がある。
び導電性部材で吸収するので、半導体ペレットを損傷し
ない効果がある。
第１図は従来の樹脂封止型ダイオードの縦断面図、第２
図はリードフレームを用いて複数個のダイオードを組み
立てる状況を示す斜視図、第３図はこの発明の一実施例
の方法で製造された樹脂封止型ダイオードの縦断面図、
第４図は金属薄片の斜視図である。 図にかいて、１は半導体ペレット、２は外部リード、３
は金属基板、４，５，１０，１１は半田、６は封止用樹
脂、７はリードフレーム、８はリードフレーム７の連結
部、９は金属薄片（導電性部材）である。 なか、図中同一符号はそれぞれ同−捷たは相当部分を示
す。
図はリードフレームを用いて複数個のダイオードを組み
立てる状況を示す斜視図、第３図はこの発明の一実施例
の方法で製造された樹脂封止型ダイオードの縦断面図、
第４図は金属薄片の斜視図である。 図にかいて、１は半導体ペレット、２は外部リード、３
は金属基板、４，５，１０，１１は半田、６は封止用樹
脂、７はリードフレーム、８はリードフレーム７の連結
部、９は金属薄片（導電性部材）である。 なか、図中同一符号はそれぞれ同−捷たは相当部分を示
す。
Claims (1)
- １ 複数個の外部リードが連結されて構成されているリ
ードフレームの外部リードに、はね作用のある導電部材
を介して、半導体ペレットを装着することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9064276A JPS5856971B2 (ja) | 1976-07-28 | 1976-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9064276A JPS5856971B2 (ja) | 1976-07-28 | 1976-07-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5315762A JPS5315762A (en) | 1978-02-14 |
| JPS5856971B2 true JPS5856971B2 (ja) | 1983-12-17 |
Family
ID=14004146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9064276A Expired JPS5856971B2 (ja) | 1976-07-28 | 1976-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856971B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9147666B2 (en) | 2009-05-14 | 2015-09-29 | Rohm Co., Ltd. | Semiconductor device |
| JP2015149363A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社デンソー | 半導体モジュール |
| JP6450933B2 (ja) * | 2015-04-23 | 2019-01-16 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1976
- 1976-07-28 JP JP9064276A patent/JPS5856971B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5315762A (en) | 1978-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8664775B2 (en) | Semiconductor device | |
| US4320412A (en) | Composite material for mounting electronic devices | |
| JPH05291467A (ja) | リードフレームおよび半導体装置 | |
| JPS5856971B2 (ja) | 半導体装置の製造方法 | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| US6583511B2 (en) | Semiconductor device and a method of producing the same | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| US6181000B1 (en) | Lead frame for ball grid array, semiconductor device having it, and process for producing it | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPS6386530A (ja) | 半導体装置の製造方法 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100220244B1 (ko) | 솔더 범프를 이용한 스택 패키지 | |
| JPS59177957A (ja) | チツプ実装方法 | |
| KR0150705B1 (ko) | 홈을 갖는 히터 블록 | |
| JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JPH02154482A (ja) | 樹脂封止型半導体発光装置 | |
| JP3097410B2 (ja) | 電子部品の熱圧着装置 | |
| JP3115432B2 (ja) | 半導体装置 | |
| JP2870366B2 (ja) | リードフレームへのフィルム貼付け装置 | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| KR100216990B1 (ko) | 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조 | |
| JP2000232181A (ja) | Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JPH0379065A (ja) | 半導体装置用リードフレーム | |
| JPH11111742A (ja) | 半導体装置およびその製造方法 |