JPS5856430A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5856430A JPS5856430A JP15569081A JP15569081A JPS5856430A JP S5856430 A JPS5856430 A JP S5856430A JP 15569081 A JP15569081 A JP 15569081A JP 15569081 A JP15569081 A JP 15569081A JP S5856430 A JPS5856430 A JP S5856430A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- substrate
- conductor
- light
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、特に半導体チップを
外部リード端子に接続する接続方法に関するものである
。
外部リード端子に接続する接続方法に関するものである
。
従来、半導体チップを外部リード端子あるいけパッケー
ジ等に接続する方法として、様々な方法が採られている
。従来ある製法は、第１図に示す如く、絶縁性フィルム
（箔）１を部分的に開孔し開孔部より引き出された導電
体電極２とチップ３上の導電体電極４とを上部よりウェ
ッジ５にて熱圧着もしくけ振動を加えて圧着し結線する
方法、あるいは、第２図の如く、チップ３上の導電体電
極４を厚く形成し、絶縁性フィルム上の電極２と位置合
せした上、加熱し、電極２及び電極４を溶融せしめて後
接続する方法等がある。しかるに、これら従来製法では
、半導体チップとして例えばＧａＡｓ等の如く、熱的に
弱く、かつ、機械的にも弱い材質の場合、半導体チップ
を劣化あるいけ破壊せしめるという欠点を有する。
ジ等に接続する方法として、様々な方法が採られている
。従来ある製法は、第１図に示す如く、絶縁性フィルム
（箔）１を部分的に開孔し開孔部より引き出された導電
体電極２とチップ３上の導電体電極４とを上部よりウェ
ッジ５にて熱圧着もしくけ振動を加えて圧着し結線する
方法、あるいは、第２図の如く、チップ３上の導電体電
極４を厚く形成し、絶縁性フィルム上の電極２と位置合
せした上、加熱し、電極２及び電極４を溶融せしめて後
接続する方法等がある。しかるに、これら従来製法では
、半導体チップとして例えばＧａＡｓ等の如く、熱的に
弱く、かつ、機械的にも弱い材質の場合、半導体チップ
を劣化あるいけ破壊せしめるという欠点を有する。
本発明の目的は、このような電極の結線の際に起る半導
体チップの劣化また破損を回避するに有効な半導体装置
の製造方法を提供するにある。
体チップの劣化また破損を回避するに有効な半導体装置
の製造方法を提供するにある。
つぎに本発明を実施例によシ説明する。第３図は本発明
の一実施例を説明するための断面図である。第３図にお
いて、絶縁性フィルム（箔）または基板１け下面側に導
電体電極２を有し、更に絶縁性フィルムまたは基板１の
直下に半導体チップ３を設置する。この場合、結線すべ
き導電体電極２と、半導チップ３上に形成された導電体
電極４を相互に位置合せする事によシ重ね合わせておく
、しかる後、上部より電極２及び４の上部の絶縁性フィ
ルムまたは基板１上に光のビーム、レーザ光等の透過す
る材質から成るウェッジ６を設置する。
の一実施例を説明するための断面図である。第３図にお
いて、絶縁性フィルム（箔）または基板１け下面側に導
電体電極２を有し、更に絶縁性フィルムまたは基板１の
直下に半導体チップ３を設置する。この場合、結線すべ
き導電体電極２と、半導チップ３上に形成された導電体
電極４を相互に位置合せする事によシ重ね合わせておく
、しかる後、上部より電極２及び４の上部の絶縁性フィ
ルムまたは基板１上に光のビーム、レーザ光等の透過す
る材質から成るウェッジ６を設置する。
しかる後、電極２及び４のみを光のビーム、レーザ光等
により局部的に加熱し、電極２及び４を接続する。この
結果、半導体チップ全体を加熱する事なく、局部的に加
熱して結線する事が可能となシ、半導体チップそのもの
の劣化、破壊を回避しうるものである。本発明を効果的
に実施するためには、絶縁性フィルムまたは基板１とし
て、チップ３との位置合わせが容易で、かつ、光のビー
ム、基板等、透明な材料が好ましい。又、ウェッジ６そ
のものも、同様に、光のビーム、レーザ光が透過する石
英、アルミナ等の材質を用いる必要がある。
により局部的に加熱し、電極２及び４を接続する。この
結果、半導体チップ全体を加熱する事なく、局部的に加
熱して結線する事が可能となシ、半導体チップそのもの
の劣化、破壊を回避しうるものである。本発明を効果的
に実施するためには、絶縁性フィルムまたは基板１とし
て、チップ３との位置合わせが容易で、かつ、光のビー
ム、基板等、透明な材料が好ましい。又、ウェッジ６そ
のものも、同様に、光のビーム、レーザ光が透過する石
英、アルミナ等の材質を用いる必要がある。
更に本発明の他の実施例として、ウェッジ６より、適当
な荷重を印加し、光のビーム、レーザ光により加熱とウ
ェッジ６による加圧との相乗効果により接続する方法が
ある。
な荷重を印加し、光のビーム、レーザ光により加熱とウ
ェッジ６による加圧との相乗効果により接続する方法が
ある。
又、第４図に示すように、ウェッジ７の形状はテーパー
状とし、効率よく局部的に集光する事により１．一層効
果的に加熱する事ができる。又、半導体チップは、適当
な放熱体上に設置したシ、パッケージに接着した後に、
本発明による結線方法を採る事も可能である。
状とし、効率よく局部的に集光する事により１．一層効
果的に加熱する事ができる。又、半導体チップは、適当
な放熱体上に設置したシ、パッケージに接着した後に、
本発明による結線方法を採る事も可能である。
以上説明した如く、本発明は熱的にも機械的にも不十分
な強度の半導体チップ、更にはコンデンサ等、他の受動
素子等にも適用しうるものでありその効果は多大なもの
である。
な強度の半導体チップ、更にはコンデンサ等、他の受動
素子等にも適用しうるものでありその効果は多大なもの
である。
第１図は従来の半導体チップ電極と絶縁性フィルム電極
とを接続する一方法を説明するための断面図、第２図は
従来の他の一例の接続方法を説明するための断面図、第
３図は本発明の一実施例を説明するための断面図、第４
図は本発明方法で使用する透明体ウェッジの一例の側面
図である。 １・・・・・・絶縁性の箔または基板、２，４・・・・
・・導電体電極、３・・・・・・半導体チップ、６，７
・・・・・・光を透寥１ 侶 ｖ−２菖 ｉ！ 茅５巴 禿＋切
とを接続する一方法を説明するための断面図、第２図は
従来の他の一例の接続方法を説明するための断面図、第
３図は本発明の一実施例を説明するための断面図、第４
図は本発明方法で使用する透明体ウェッジの一例の側面
図である。 １・・・・・・絶縁性の箔または基板、２，４・・・・
・・導電体電極、３・・・・・・半導体チップ、６，７
・・・・・・光を透寥１ 侶 ｖ−２菖 ｉ！ 茅５巴 禿＋切
Claims (2)
- （１）上面に導電体電極が形成されている半導体チップ
の前記導電体電極に、導電体電極が・形式された絶縁性
の箔または基板の散香貴導電体電極を重ね合せる工程と
、光を透過する材質から成るウェッジを通して前記重ね
合せた導電体電極に光を照射し前記重ね合せの導電体電
極を接続する工程とを含むことを特徴とする半導体装置
の製造方法 - （２）上記光を透過する材質からなるウェッジを通して
前記重ね合せた導電体電極に光を照射し前記重ね合せの
導電体電極を接続する工程において、前記ウェッジは前
記重ね合せ導電体電極に対し荷重を加えた状態で接続す
ることを特徴とする特許請求の範囲第１項に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15569081A JPS5856430A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15569081A JPS5856430A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856430A true JPS5856430A (ja) | 1983-04-04 |
Family
ID=15611410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15569081A Pending JPS5856430A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856430A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197834A (ja) * | 1982-05-14 | 1983-11-17 | Toshiba Corp | 半導体装置の外部電極接続方式 |
| JPS6224634A (ja) * | 1985-07-24 | 1987-02-02 | Hitachi Vlsi Eng Corp | 半導体装置 |
| JPS63105839U (ja) * | 1986-12-26 | 1988-07-08 | ||
| JPS6413735A (en) * | 1987-03-19 | 1989-01-18 | Texas Instruments Inc | Method of mounting semiconductor device and mounted semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023977A (ja) * | 1973-07-04 | 1975-03-14 | ||
| JPS50157068A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS5454571A (en) * | 1977-10-11 | 1979-04-28 | Toshiba Corp | Wire bonding method of semiconductor device |
| JPS5574147A (en) * | 1978-11-29 | 1980-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Terminal connection |
-
1981
- 1981-09-30 JP JP15569081A patent/JPS5856430A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023977A (ja) * | 1973-07-04 | 1975-03-14 | ||
| JPS50157068A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS5454571A (en) * | 1977-10-11 | 1979-04-28 | Toshiba Corp | Wire bonding method of semiconductor device |
| JPS5574147A (en) * | 1978-11-29 | 1980-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Terminal connection |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197834A (ja) * | 1982-05-14 | 1983-11-17 | Toshiba Corp | 半導体装置の外部電極接続方式 |
| JPH0338739B2 (ja) * | 1982-05-14 | 1991-06-11 | Tokyo Shibaura Electric Co | |
| JPS6224634A (ja) * | 1985-07-24 | 1987-02-02 | Hitachi Vlsi Eng Corp | 半導体装置 |
| JPS63105839U (ja) * | 1986-12-26 | 1988-07-08 | ||
| JPH0446191Y2 (ja) * | 1986-12-26 | 1992-10-29 | ||
| JPS6413735A (en) * | 1987-03-19 | 1989-01-18 | Texas Instruments Inc | Method of mounting semiconductor device and mounted semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580161B2 (en) | Semiconductor device and method of making the same | |
| JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
| US6900077B2 (en) | Methods of forming board-on-chip packages | |
| JP2577766B2 (ja) | 半導体デバイスの実装方法およびその実装化装置 | |
| US20050284658A1 (en) | Components with posts and pads | |
| US8110443B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2008504696A (ja) | ポストおよびパッドを有する部品 | |
| JP2001060654A (ja) | 半導体装置およびその製造方法 | |
| TW201737430A (zh) | 引線框架、半導體裝置及引線框架的製造方法 | |
| JP2002319588A (ja) | 半導体素子のボンドパッド及びその形成方法 | |
| US6893890B2 (en) | Method of producing a light-emitting diode | |
| JPS5856430A (ja) | 半導体装置の製造方法 | |
| JPH0746713B2 (ja) | 半導体搭載用基板 | |
| KR0175417B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US10304759B2 (en) | Electronic device and method of making same | |
| JP2002016267A (ja) | 光素子・電子素子混載モジュール | |
| CN108807357B (zh) | 一种led照明装置及其制造方法 | |
| US6404059B1 (en) | Semiconductor device having a mounting structure and fabrication method thereof | |
| KR100628519B1 (ko) | 시스템 온 보드 및 그 제조방법 | |
| JPH05291361A (ja) | 半導体装置のリード構造 | |
| JPH0494582A (ja) | 半導体レーザ用パッケージ | |
| JPS6070752A (ja) | 半導体装置の製造方法 | |
| JP2678111B2 (ja) | 半導体装置の取り外し方法 | |
| JP4051379B2 (ja) | 半導体装置の製造方法 |