JP4051379B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4051379B2 JP4051379B2 JP2005050798A JP2005050798A JP4051379B2 JP 4051379 B2 JP4051379 B2 JP 4051379B2 JP 2005050798 A JP2005050798 A JP 2005050798A JP 2005050798 A JP2005050798 A JP 2005050798A JP 4051379 B2 JP4051379 B2 JP 4051379B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- bare chip
- semiconductor device
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
すなわち、所定の回路と電極端子とを有する基板上に、半導体素子を形成したベアチップを搭載する工程と、電極端子とベアチップ上の電極パッドとをワイヤ等で配線して電気的に接続する工程と、その後に、ワイヤ及びベアチップ全体を樹脂で封止する工程と、封止が完了した基板を所定の形状に切断する工程とで、半導体装置を製造していた。半導体素子がフォトダイオード、フォトトランジスタ、CCD、レーザダイオード等の受光素子又は発光素子等の光学素又である場合、封止には透明樹脂が使用される(特許文献1参照)。
(1)ワイヤ及びベアチップ全体を樹脂で封止するためには、金型が必要であり、大きな設備投資が要求された。また、金型及びその他、樹脂モールドのための機器や設備のメンテナンスの負担が大きいという問題もあった。
(3)半導体素子が光学素子の場合に用いられる透明樹脂は、一般に不透明な黒色樹脂等に比べて高価であった。
半導体素子が形成されると共に対向する2つの辺のそれぞれに、該辺に沿った外周部に電極パッドが形成されているベアチップを、電極端子を有する基板に搭載する工程と、
前記ベアチップ上に形成された電極パッドと前記電極端子とを導電部材で電気的に接続する工程と、
少なくとも前記電極パッドおよび導電部材が樹脂で覆われるように樹脂を塗布する塗布工程とを有し、
前記塗布工程では、前記電極パッドが形成された側の辺に沿って樹脂を塗布する第1の工程の後に、該電極パッドが形成されていない側の辺に沿って樹脂を塗布する第2の工程を行い、該第1の工程および第2の工程においては、前記ベアチップの側面部が樹脂で覆われるように前記樹脂を塗布し、
前記ベアチップ上の前記電極パッドが形成されている面の中心部に樹脂の非被覆面が形成されるようにしたことを特徴とする。
前記塗布工程において、前記受光部または発光部が樹脂で覆われないように樹脂を塗布してもよい。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体装置の構成を示す平面図である。
この半導体装置は、半導体素子1が形成されたベアチップ2を基板10に搭載した装置である。
図2は、図1の半導体装置の製造工程の説明図である。
本実施形態の半導体装置は、ベアチップ全体ではなく、少なくとも電極パッド3とワイヤ5が樹脂6で被覆されるようにするものである。したがって、金型を使った樹脂封止によらずに、ディスペンス法等により樹脂6を塗布すればよく、簡易且つ安価に半導体装置を製造できる。また、熱応力差の影響が緩和され、半導体装置の信頼性を確保できる。
図3は、本発明の第2の実施形態に係る半導体装置の平面図である。
この半導体装置は、半導体素子21が形成されたベアチップ22を基板30に搭載した装置である。
図4は、図3の半導体装置の製造方法の説明図である。
複数の半導体装置を製造するために、当初の基板30には、1つの半導体装置を構成するためのダイパッド31及び複数の電極端子32のパターンが、マトリクス状に複数組形成されている。
尚、シリンダは1本ではなく、2本以上の複数本を使用して樹脂26を塗布
してもよい。
各ベアチップ2の辺の全てについて樹脂26の塗布が終了した基板30は加熱炉内に入れられ、塗布した樹脂26を熱硬化させる。
ここで、本実施形態の半導体装置の利点を説明する。
図5は、図3の半導体装置の利点の説明図である。
しかし、ベアチップ22の直交する2辺に塗布された樹脂26の接触界面内部には、先に塗布された樹脂26に上からかぶせるようにして更に樹脂26が塗布されるため、空気が内包される恐れがある。
これに対し、本実施形態では、図5(b)のように、電極パッド23が形成された辺に先に樹脂26で被覆するので、樹脂の接触界面がワイヤ25および電極パッド23からより離れた位置にくるため、半導体装置の信頼性を高く維持できる。
図6は本発明の第3の実施形態にかかる半導体装置の平面図である。
この半導体装置は光学素子41が形成されたベアチップ42を基板50に搭載した装置である。
2,22,42 ベアチップ
3,23,43 電極パッド
5,25,45 ワイヤ
6,26,46 樹脂
10,30,50 基板
11,31,51 ダイパッド
12,32,52 電極端子
41 光学素子
44 発光部または受光部
Claims (2)
- 半導体素子が形成されると共に対向する2つの辺のそれぞれに、該辺に沿った外周部に電極パッドが形成されているベアチップを、電極端子を有する基板に搭載する工程と、
前記ベアチップ上に形成された電極パッドと前記電極端子とを導電部材で電気的に接続する工程と、
少なくとも前記電極パッドおよび導電部材が樹脂で覆われるように樹脂を塗布する塗布工程とを有し、
前記塗布工程では、前記電極パッドが形成された側の辺に沿って樹脂を塗布する第1の工程の後に、該電極パッドが形成されていない側の辺に沿って樹脂を塗布する第2の工程を行い、該第1の工程および第2の工程においては、前記ベアチップの側面部が樹脂で覆われるように前記樹脂を塗布し、
前記ベアチップ上の前記電極パッドが形成されている面の中心部に樹脂の非被覆面が形成されるようにしたことを特徴とする半導体装置の製造方法。 - 前記半導体素子は、受光部または発光部を有する光学素子を含み、該受光部または発光部が前記ベアチップ上の前記電極パッドが形成されている面の中心部に配置され、
前記塗布工程において、前記受光部または発光部が樹脂で覆われないように樹脂を塗布することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050798A JP4051379B2 (ja) | 2005-02-25 | 2005-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050798A JP4051379B2 (ja) | 2005-02-25 | 2005-02-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237338A JP2006237338A (ja) | 2006-09-07 |
JP4051379B2 true JP4051379B2 (ja) | 2008-02-20 |
Family
ID=37044656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005050798A Expired - Fee Related JP4051379B2 (ja) | 2005-02-25 | 2005-02-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4051379B2 (ja) |
-
2005
- 2005-02-25 JP JP2005050798A patent/JP4051379B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006237338A (ja) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101645771B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI422076B (zh) | 半導體裝置及半導體裝置之製造方法 | |
KR100510556B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
JP6204577B2 (ja) | オプトエレクトロニクス部品およびその製造方法 | |
KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
TWI414028B (zh) | 注射封膠系統及其方法 | |
JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
JP2016181689A (ja) | 発光ダイオード及びその製造方法 | |
US11177421B2 (en) | Optoelectronic component | |
CN101944520B (zh) | 半导体封装结构与半导体封装工艺 | |
JP4051379B2 (ja) | 半導体装置の製造方法 | |
JP4470780B2 (ja) | 半導体装置の製造方法 | |
JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2013012567A (ja) | 半導体装置 | |
JP2003007933A (ja) | 樹脂封止型半導体装置 | |
JP3923661B2 (ja) | 半導体装置 | |
US20060270109A1 (en) | Manufacturing method for an electronic component assembly and corresponding electronic component assembly | |
JP5857883B2 (ja) | モールドパッケージの製造方法 | |
US20230146666A1 (en) | Electronic package and method for manufacturing the same | |
KR100878409B1 (ko) | 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
JP4326385B2 (ja) | 半導体装置 | |
JP2005522028A (ja) | 半導体デバイスのパッケージング・システム | |
JPH01135052A (ja) | 半導体装置およびその製造方法 | |
JPH07307408A (ja) | Icパッケージおよびその組立方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |