JP2006237338A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006237338A
JP2006237338A JP2005050798A JP2005050798A JP2006237338A JP 2006237338 A JP2006237338 A JP 2006237338A JP 2005050798 A JP2005050798 A JP 2005050798A JP 2005050798 A JP2005050798 A JP 2005050798A JP 2006237338 A JP2006237338 A JP 2006237338A
Authority
JP
Japan
Prior art keywords
resin
bare chip
semiconductor device
substrate
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005050798A
Other languages
English (en)
Other versions
JP4051379B2 (ja
Inventor
Jun Ono
小野　　純
Tomohiko Ishida
智彦 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005050798A priority Critical patent/JP4051379B2/ja
Publication of JP2006237338A publication Critical patent/JP2006237338A/ja
Application granted granted Critical
Publication of JP4051379B2 publication Critical patent/JP4051379B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 低コストで且つ信頼性を確保できる半導体装置を製造する。
【解決手段】 半導体素子１を有するベアチップ２を電極端子１２を有する基板１０に搭載するベアチップ搭載工程と、ベアチップ２上に形成された電極パッド３と電極端子１２とをワイヤ５で電気的に接続する接続工程と、半導体素子１の中央部が開口するように、少なくとも電極パッド３及びワイヤ５が樹脂６で覆われるように樹脂６をディスペンス方式で塗布する塗布工程とによって、複数の半導体装置を基板１０に形成し、ダイシング工程で切り分ける。
【選択図】 図２

Description

本発明は、半導体装置の製造方法に関し、特に、少なくも電極パッド及び導電部材が樹脂で覆われるようにした半導体装置の製造方法に関する。
半導体装置においては、水分による腐食や塵・埃等から電極パッドやワイヤ等の金属部材を保護するために、これらの金属部材と外気との接触を防ぐ必要がある。そのため、これらの金属部材を樹脂で封止する方法がある。
従来の樹脂封止型の半導体装置の製造は、一般的に以下のような工程で行われていた。
すなわち、所定の回路と電極端子とを有する基板上に、半導体素子を形成したベアチップを搭載する工程と、電極端子とベアチップ上の電極パッドとをワイヤ等で配線して電気的に接続する工程と、その後に、ワイヤ及びベアチップ全体を樹脂で封止する工程と、封止が完了した基板を所定の形状に切断する工程とで、半導体装置を製造していた。半導体素子がフォトダイオード、フォトトランジスタ、ＣＣＤ、レーザダイオード等の受光素子又は発光素子等の光学素又である場合、封止には透明樹脂が使用される（特許文献１参照）。
特開２００５−５３６３号公報
上記樹脂封止型の半導体装置の製造方法に関しては、以下のような問題点があった。
（１）ワイヤ及びベアチップ全体を樹脂で封止するためには、金型が必要であり、大きな設備投資が要求された。また、金型及びその他、樹脂モールドのための機器や設備のメンテナンスの負担が大きいという問題もあった。
（２）はんだリフロー時等の加熱工程において、封止樹脂とベアチップとの熱膨張率の差による熱応力が生じ、ベアチップに割れや欠けが発生する。あるいは、ワイヤの接続が切れるという懸念もあった。
（３）半導体素子が光学素子の場合に用いられる透明樹脂は、一般に不透明な黒色樹脂等に比べて高価であった。
本発明は、このような実情に鑑みてなされた発明であり、低コストで半導体装置を製造できると共に、その半導体装置の信頼性を確保できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の観点に係る半導体装置の製造方法は、
半導体素子が形成されたベアチップを、電極端子を有する基板に搭載する工程と、
前記ベアチップ上に形成された電極パッドと前記電極端子とを導電部材で電気的に接続する工程と、
少なくとも前記電極パッドおよび導電部材が樹脂で覆われるように樹脂を塗布する塗布工程とを有し、
前記ベアチップ上の前記電極パッドが形成されている面の中心部に樹脂の非被覆面が形成されるようにしたことを特徴とする。
尚、前記ベアチップには、対向する２つの辺のそれぞれに、該辺に沿った外周部に電極パッドが形成されていてもよい。
この場合、前記塗布工程は、前記電極パッドが形成された側の辺に沿って樹脂を塗布する第１の工程の後に、前記電極パッドが形成されていない側の辺に沿って樹脂を塗布する第２の工程を行い、
前記第1の工程および第２の工程においては、前記ベアチップの側面部が樹脂で覆われるようにしてもよい。
また、前記半導体素子は、受光部または発光部を有する光学素子を含み、
前記塗布工程において、前記受光部または発光部が樹脂で覆われないように樹脂を塗布してもよい。
水分や塵・埃等から保護するために、ベアチップ全体ではなく、少なくとも被覆することが必要な電極パッドとワイヤが樹脂で覆われるようにする。さらに、必要な場合には、樹脂の吸湿等の影響を防ぐためにベアチップ側面部も樹脂で覆われるようにする。したがって、金型を使った樹脂封止によらずに、ディスペンス法等により樹脂を塗布すればよく、簡易かつ安価に、半導体装置を製造できる。また、熱応力差の影響が緩和され、半導体装置の信頼性を確保できる。また、半導体素子が光学素子を含む場合であっても不透明な樹脂も使用できる。
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す平面図である。
この半導体装置は、半導体素子１が形成されたベアチップ２を基板１０に搭載した装置である。
基板１０は、例えば矩形であり、基板１０上の中央には、ダイパッド１１が形成されると共に、基板１０の外縁近傍には、外部との接続を可能にする複数の電極端子１２が、各辺に沿って形成されている。
ベアチップ２は、基板１０のダイパッド１１の上に取付けられている。ベアチップ２の外形も矩形である。ベアチップ２上には、ベアチップ２の一辺に沿って複数の電極パッド３が形成されると共に、その辺に対向する辺に沿って複数の電極パッド３が形成されている。ベアチップ２の電極パッド３と基板１０の電極端子１２とがワイヤ５により、電気的に接続されている。
ベアチップ２の２辺に並んだ電極パッド３及びワイヤ５が、すべて樹脂６で被覆されている。
次に、この半導体装置の製造方法を説明する。
図２は、図１の半導体装置の製造工程の説明図である。
複数の半導体装置を製造するために、当初の基板１０には、１つの半導体装置を構成するためのダイパッド１１及び複数の電極端子１２のパターンが、マトリクス状に複数組形成されている。
このような基板１０に対して、図２（ａ）のベアチップ搭載工程、図２（ｂ）の接続工程、図２（ｃ）の塗布工程、図２（ｄ）のダイシング工程を行うことにより、図１の半導体装置が製造される。
図２（ａ）のベアチップ搭載工程では、電極端子１２が設けられた基板１０に、半導体素子１が形成されたベアチップ２を搭載する。基板１０上のベアチップ２が搭載されるためのダイパット１１部分には、予め接着用ペースト材が塗布されており、基板１０ごと加熱炉内に入れ、接着用ペースト材を熱硬化させてベアチップ２を基板１０に固定する。
図２（ｂ）の接続工程では、ワイヤボンダを用いてベアチップ２の表面の外周部に形成された電極パッド３と基板１０上の電極端子１２とをワイヤ５で電気的に接続する。
図２（ｃ）の塗布工程では、ベアチップ２の電極パッド３が形成された辺に沿って電極パッド３とワイヤ５およびワイヤ５の周辺部分に樹脂６を塗布して覆う。樹脂６には、熱硬化性のエポキシ樹脂等が使用できる。
この塗布工程では、基板１０をＸ，Ｙの２方向に移動可能なＸＹステージ（図示略）に乗せ、ディスペンサに装着されたシリンダから充填された樹脂６を押し出すと同時に、シリンダ先端とＸＹステージが相対的に所定距離だけＸ方向に移動するように、シリンダまたは／およびＸＹステージを動かし、ベアチップ２の一辺について電極パッド３とワイヤ５およびワイヤ５の周辺を樹脂６で覆う。ベアチップ２の外周部の一辺について樹脂６が塗布された後は、同列上に並べられた隣接するベアチップ２についても同様にして順次に樹脂６を塗布していく。
次いで、樹脂６が塗布された辺に対向する側についても同様に樹脂６を塗布して電極パッド３とワイヤ５およびワイヤ５の周辺を樹脂６で被覆する。尚、シリンダは１本でなく、２本以上の複数本を使用して塗布してもよい。 各ベアチップ２の電極パッド３が形成された対向する２辺について樹脂６の塗布が終了した基板１０は、加熱炉内路に入れられ、塗布した樹脂６を熱硬化させる。
図２（ｄ）のダイシング工程では、ダイシングカッターを用いてベアチップ２を搭載した基板１０を所定の位置で切断し、ベアチップ２単位で半導体装置を分離する。
以上により、図１の半導体装置が形成される。
本実施形態の半導体装置は、ベアチップ全体ではなく、少なくとも電極パッド３とワイヤ５が樹脂６で被覆されるようにするものである。したがって、金型を使った樹脂封止によらずに、ディスペンス法等により樹脂６を塗布すればよく、簡易且つ安価に半導体装置を製造できる。また、熱応力差の影響が緩和され、半導体装置の信頼性を確保できる。
［第２の実施形態］
図３は、本発明の第２の実施形態に係る半導体装置の平面図である。
この半導体装置は、半導体素子２１が形成されたベアチップ２２を基板３０に搭載した装置である。
基板３０は、例えば矩形であり、基板３０上の中央には、ダイパッド３１が形成されると共に、基板３０の１辺とそれに対向する辺の近傍には、外部との接続を可能にする複数の電極端子３２が、辺に沿って形成されている。
ベアチップ２２は、基板３０のダイパッド３１の上に取付けられている。ベアチップ２２の外形も矩形である。ベアチップ２２上には、ベアチップ２２の一辺に沿って複数の電極パッド２３が形成されると共に、その辺に対向する辺に沿って複数の電極パッド２３が形成されている。
ベアチップ２２の電極パッド２３と基板３０の電極端子３２とがワイヤ２５により、電気的に接続されている。
ベアチップ２２の２列の電極パッド２３及びワイヤ２５が、すべて樹脂２６で被覆されている。ベアチップ２２の電極パッド２３が形成されていない残りの辺も、樹脂２６で覆われている。
次に、この半導体装置の製造方法を説明する。
図４は、図３の半導体装置の製造方法の説明図である。
複数の半導体装置を製造するために、当初の基板３０には、１つの半導体装置を構成するためのダイパッド３１及び複数の電極端子３２のパターンが、マトリクス状に複数組形成されている。
このような基板３０に対して、図４（ａ）のベアチップ搭載工程、図４（ｂ）の接続工程、図４（ｃ）の塗布工程、図４（ｄ）のダイシング工程を行うことにより、図３の半導体装置が製造される。
図４（ａ）のベアチップ搭載工程は、第１の実施形態のベアチップ搭載工程と同様であり、電極端子３２が設けられた基板３０に、半導体素子２１が形成されたベアチップ２２を搭載する。基板３０上のベアチップ２２が搭載されるためのダイパット３１部分には、予め接着用ペースト材が塗布されており、基板３０ごと加熱炉内に入れ、接着用ペースト材を熱硬化させてベアチップ２２を基板３０に固定する。
図４（ｂ）の接続工程も、第１の実施形態の接続工程と同様であり、ワイヤボンダを用いてベアチップ２２の表面の外周部に形成された電極パッド２３と基板３０上の電極端子３２とをワイヤ２５で電気的に接続する。
図４（ｃ）の塗布工程では、電極パッド２３が形成されワイヤ２５がボンディングされている側の２辺について、先に樹脂２６を塗布し、その後に電極パッド２３の形成されていない残りの２辺について樹脂２６を塗布することとする。
即ち、基板３０をＸＹステージ（図示略）に乗せ、ディスペンサに装着されたシリンダから充填された樹脂２６を押し出すと同時に、ベアチップ２２の電極パッド２３が形成されている１辺の方向に、シリンダおよび／またはＸＹステージを所定距離だけ移動し、ベアチップ２２の電極パッド２３の形成されている一辺について電極パッド２３とワイヤ２５およびワイヤ２５の周辺を樹脂２６で覆う。
ベアチップ２２の外周部の一辺について樹脂２６が塗布された後は、同列上に並べられた隣接するベアチップ２２についても同様にして順次に樹脂２６を塗布していく。
次いで、樹脂２６が塗布された辺に対向する辺についても同様に樹脂２６を塗布して電極パッド２３とワイヤ２５およびワイヤ２５の周辺を樹脂２６で被覆する。
その後、ベアチップ２２上の残された辺について樹脂２６を塗布する
尚、シリンダは１本ではなく、２本以上の複数本を使用して樹脂２６を塗布
してもよい。
各ベアチップ２の辺の全てについて樹脂２６の塗布が終了した基板３０は加熱炉内に入れられ、塗布した樹脂２６を熱硬化させる。
図４（ｄ）のダイシング工程では、ダイシングカッターを用いてベアチップ２２を搭載した基板３０を所定の位置で切断し、ベアチップ２２単位で半導体装置を分離する。
以上の工程で、図３の半導体装置が製造される。
ここで、本実施形態の半導体装置の利点を説明する。
図５は、図３の半導体装置の利点の説明図である。
図３の半導体装置は図１の半導体装置に比べ、ベアチップ２２の全ての辺について電極パッド２３とワイヤ２５および側面部を樹脂２６で覆うことにより、樹脂２６の端面からの吸湿を防ぎ、より高い信頼性が得られうる。
しかし、ベアチップ２２の直交する２辺に塗布された樹脂２６の接触界面内部には、先に塗布された樹脂２６に上からかぶせるようにして更に樹脂２６が塗布されるため、空気が内包される恐れがある。
ところが、電極パッド２３が形成された辺よりも電極パッド２３が形成されていない辺について先に樹脂２６を塗布してしまうと、図５（ａ）のように、樹脂２６の接触界面がよりワイヤ２５および電極パッド２３に近接した位置にくるため、内包された空気およびこの空気に含まれる水分が、はんだリフロー時の加熱によって膨張することで樹脂にクラックが生じたり、あるいは半導体装置の性能を劣化させたりするおそれがある。
これに対し、本実施形態では、図５（ｂ）のように、電極パッド２３が形成された辺に先に樹脂２６で被覆するので、樹脂の接触界面がワイヤ２５および電極パッド２３からより離れた位置にくるため、半導体装置の信頼性を高く維持できる。
[第３の実施形態]
図６は本発明の第３の実施形態にかかる半導体装置の平面図である。
この半導体装置は光学素子４１が形成されたベアチップ４２を基板５０に搭載した装置である。
基板５０は、例えば矩形であり、基板５０上の中央には、ダイパッド５１が形成されると共に、基板５０の１辺とそれに対向する辺の近傍には、外部との接続を可能にする複数の電極端子５２が、辺に沿って形成されている。
ベアチップ４２は、基板５０のダイパッド５１の上に取付けられている。ベアチップ４２の外形も矩形である。ベアチップ４２上には、ベアチップ４２の一辺に沿って複数の電極パッド４３が形成されると共に、その辺に対向する辺に沿って複数の電極パッド４３が形成されている。
ベアチップ４２の中央には、光学素子４１の発光部或いは受光部４４が形成されている。ベアチップ４２の電極パッド４３と基板５０の電極端子５２とがワイヤ４５により、電気的に接続されている。
ベアチップ４２の２列の電極パッド４３及びワイヤ４５が、すべて樹脂４６で被覆されている。ベアチップ４２の電極パッド４３が形成されていない残りの辺についても、樹脂４６で覆われている。光学素子４１の発光部又は受光部４４は、樹脂４６で覆われず、開口している。
この半導体装置の製造方法は、光学素子４１の受光部または発光部４４が樹脂４６で覆われることなく開口するようにする以外は、第２の実施形態と同様の製造方法である。
なお、塗布工程において使用する樹脂は、半導体素子が光学素子４１を含むが、従来のように透明樹脂を用いることを要しない。
本発明の第１の実施形態に係る半導体装置の平面図である。 図１の半導体装置の製造工程の説明図である。 本発明の第２の実施形態に係る半導体装置の平面図である。 図３の半導体装置の製造工程の説明図である。 図３の半導体装置の利点を示す説明図である。 本発明の第３の実施形態に係る半導体装置の平面図である。
符号の説明
１，２１ 半導体素子
２，２２，４２ ベアチップ
３，２３，４３ 電極パッド
５，２５，４５ ワイヤ
６，２６，４６ 樹脂
１０，３０，５０ 基板
１１，３１，５１ ダイパッド
１２，３２，５２ 電極端子
４１ 光学素子
４４ 発光部または受光部

Claims (4)

  1. 半導体素子が形成されたベアチップを、電極端子を有する基板に搭載する工程と、
    前記ベアチップ上に形成された電極パッドと前記電極端子とを導電部材で電気的に接続する工程と、
    少なくとも前記電極パッドおよび導電部材が樹脂で覆われるように樹脂を塗布する塗布工程とを有し、
    前記ベアチップ上の前記電極パッドが形成されている面の中心部に樹脂の非被覆面が形成されるようにしたことを特徴とする半導体装置の製造方法。
  2. 前記ベアチップには、対向する２つの辺のそれぞれに、該辺に沿った外周部に電極パッドが形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記塗布工程は、前記電極パッドが形成された側の辺に沿って樹脂を塗布する第１の工程の後に、前記電極パッドが形成されていない側の辺に沿って樹脂を塗布する第２の工程を行い、
    前記第1の工程および第２の工程においては、前記ベアチップの側面部が樹脂で覆われるようにしたことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記半導体素子は、受光部または発光部を有する光学素子を含み、
    前記塗布工程において、前記受光部または発光部が樹脂で覆われないように樹脂を塗布することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
JP2005050798A 2005-02-25 2005-02-25 半導体装置の製造方法 Expired - Fee Related JP4051379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050798A JP4051379B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050798A JP4051379B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006237338A true JP2006237338A (ja) 2006-09-07
JP4051379B2 JP4051379B2 (ja) 2008-02-20

Family

ID=37044656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050798A Expired - Fee Related JP4051379B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4051379B2 (ja)

Also Published As

Publication number Publication date
JP4051379B2 (ja) 2008-02-20

Similar Documents

Publication Publication Date Title
TWI422076B (zh) 半導體裝置及半導體裝置之製造方法
CN110112108A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
TWI414028B (zh) 注射封膠系統及其方法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US11177421B2 (en) Optoelectronic component
JP2016181689A (ja) 発光ダイオード及びその製造方法
TWI582867B (zh) 晶片封裝製程
CN103779245A (zh) 芯片封装方法及封装结构
TW201344994A (zh) 鑄於基材上具有密封凹槽的半導體雷射晶片封裝及其形成方法
TWM573895U (zh) 具有防溢膠功能之晶片封裝結構
JP2007150038A (ja) 光学半導体装置及びその製造方法
JP4051379B2 (ja) 半導体装置の製造方法
JP4470780B2 (ja) 半導体装置の製造方法
US20140239470A1 (en) Resin package
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
CN203746835U (zh) 封装结构
JP2003007933A (ja) 樹脂封止型半導体装置
JP2013012567A (ja) 半導体装置
KR100878409B1 (ko) 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법
JP4186894B2 (ja) 半導体装置
KR20200051281A (ko) 반도체 패키지의 제조 방법
JPH01135052A (ja) 半導体装置およびその製造方法
JP4326385B2 (ja) 半導体装置
JPH07307408A (ja) Ｉｃパッケージおよびその組立方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees