JPS5856291A - ランダムアクセスメモリの検査方法 - Google Patents
ランダムアクセスメモリの検査方法Info
- Publication number
- JPS5856291A JPS5856291A JP56152127A JP15212781A JPS5856291A JP S5856291 A JPS5856291 A JP S5856291A JP 56152127 A JP56152127 A JP 56152127A JP 15212781 A JP15212781 A JP 15212781A JP S5856291 A JPS5856291 A JP S5856291A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- rom
- contents
- address
- hash data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は主としてランダムアクセスメモリ（以下単にＲ
，ＡＭという）の自己診断方法に関する。
，ＡＭという）の自己診断方法に関する。
従来の自己診断におけるＴ（、Ａ Ｍチェック方法をフ
ローチャートで示したものが第１図である。この方法で
は、Ｒ，ＡＭの先頭齢地より全ビットゝ１“又はＯ“の
書き込み及び読み出しを繰り返して行ないチップの最終
番地まで書き込んだ内容と読み出した内容が一致してお
ねば該チップは正常であると判断するものである。
ローチャートで示したものが第１図である。この方法で
は、Ｒ，ＡＭの先頭齢地より全ビットゝ１“又はＯ“の
書き込み及び読み出しを繰り返して行ないチップの最終
番地まで書き込んだ内容と読み出した内容が一致してお
ねば該チップは正常であると判断するものである。
上記方法では書き込み回路、読み出し回路及び記憶回路
のチェックは行なうがアドレス選択回路の不良について
は検出１−ろことかで゛きない。
のチェックは行なうがアドレス選択回路の不良について
は検出１−ろことかで゛きない。
従って本発明はアドレス選択回路の不良を含めて、メモ
リの良否を容易に検出しようとするものメモリ）を有す
る電子機器におけるＲＡＭの自己診断方法において、Ｒ
ＯＭの内容をＲＡ−Ｍに転送し書き込む工程と、Ｒ，Ａ
Ｍの内容を読み出してサムチェックを行なう工程と、サ
ムチェックの結果をＲＯＭの所定番地に格納されるハツ
シュデータと比較する工程とを有し、サムチェックの結
果がバッジ−データと一致するか否かによりＲＡＭの良
否を判定するごときメモリの自己診断方法にある。
リの良否を容易に検出しようとするものメモリ）を有す
る電子機器におけるＲＡＭの自己診断方法において、Ｒ
ＯＭの内容をＲＡ−Ｍに転送し書き込む工程と、Ｒ，Ａ
Ｍの内容を読み出してサムチェックを行なう工程と、サ
ムチェックの結果をＲＯＭの所定番地に格納されるハツ
シュデータと比較する工程とを有し、サムチェックの結
果がバッジ−データと一致するか否かによりＲＡＭの良
否を判定するごときメモリの自己診断方法にある。
リ、下実施例を説明する。
プログラムされたＲＯＭの内容はランダムなデータとし
て扱かうことができるので各アドレスの内容に相関性は
ないものと考えられる。従ってＲＯＭの内容が正しくＲ
ＡＭＫ書き込まれた後正しく読み出しができれば、ＲＡ
Ｍのアドレス選択は正しく行なわれたものと判断できる
。
て扱かうことができるので各アドレスの内容に相関性は
ないものと考えられる。従ってＲＯＭの内容が正しくＲ
ＡＭＫ書き込まれた後正しく読み出しができれば、ＲＡ
Ｍのアドレス選択は正しく行なわれたものと判断できる
。
また、電子機器に実装されるＲＯＭは通常ＲＯＭチップ
の自己診断用にハツシュデータを具備している。従って
正しくＲＡＭに書き込まれたかどうかを判定するのにハ
ツシュデータを用いれば簡単にチェックを行１ようこと
ができる。もちろんＲＡＭチェックに使用するＲＯＭは
それ自身のザムチェックが正常なものでなければならな
い。
の自己診断用にハツシュデータを具備している。従って
正しくＲＡＭに書き込まれたかどうかを判定するのにハ
ツシュデータを用いれば簡単にチェックを行１ようこと
ができる。もちろんＲＡＭチェックに使用するＲＯＭは
それ自身のザムチェックが正常なものでなければならな
い。
第２図は本発明の実施例を示したもので、１はハツシュ
コードを具備した例えば２にバイトのＲＯＭチップ、２
は２にバイトのＲ，ＡＭチップである。
コードを具備した例えば２にバイトのＲＯＭチップ、２
は２にバイトのＲ，ＡＭチップである。
第３図にてチェック方法を説明すると、まずＲ，ＯＭの
内容を先頭番地から２にバイト分ＲＡＭに転送する。転
送が終了すればＲＡ Ｍの１番地から順に演算してゆ（
。演算はＲＯＭのサムチェック方法と同じ方法で行なう
。これにはＦＯＲ（排他的論理和）加算、減算が一般的
に用いられている。つまりＲＡＭの１番地の内容と２番
地の内容を例えばＥ ＯＩ’（、演算し、その結果と３
番地の内容とをＦＯＲ演算し、その結果と４番地の内容
とをＥＯＲ，演算する。これを最終番地までくり返す。
内容を先頭番地から２にバイト分ＲＡＭに転送する。転
送が終了すればＲＡ Ｍの１番地から順に演算してゆ（
。演算はＲＯＭのサムチェック方法と同じ方法で行なう
。これにはＦＯＲ（排他的論理和）加算、減算が一般的
に用いられている。つまりＲＡＭの１番地の内容と２番
地の内容を例えばＥ ＯＩ’（、演算し、その結果と３
番地の内容とをＦＯＲ演算し、その結果と４番地の内容
とをＥＯＲ，演算する。これを最終番地までくり返す。
最終番地迄演算が終了するとその結果をあらかじめ解か
つているＲＯＭに記憶されたハツシュコ−ドと比較し、
両者が一致すればＲＯＭの内容が正しく、ＲＡＭに書き
込まれ、読み出しも正しく行なわれたものと判定できる
。すなわちＲＡＭのアドレス選択回路、書き込み、読み
出し回路は正常に動作していることになる。
つているＲＯＭに記憶されたハツシュコ−ドと比較し、
両者が一致すればＲＯＭの内容が正しく、ＲＡＭに書き
込まれ、読み出しも正しく行なわれたものと判定できる
。すなわちＲＡＭのアドレス選択回路、書き込み、読み
出し回路は正常に動作していることになる。
以上詳細に説明したように本発明は電子機器に実装され
たＲＡＭを自己診断する場合、ＲＯＭチップのハツシュ
コードな欧州することによりＲＡＭのアドレス選択回路
書き込み、読み出し回路を容易に且つ短時間でチェック
できる効果がある。
たＲＡＭを自己診断する場合、ＲＯＭチップのハツシュ
コードな欧州することによりＲＡＭのアドレス選択回路
書き込み、読み出し回路を容易に且つ短時間でチェック
できる効果がある。
第１図は従来のＲＡＭのチェック手順を示す図、第２図
は本発明の実施例を示す図、第３図は第２図のチェック
手順を示す図である。 １・・・ＲＯＭチップ、 ２・・・ＲＡＭチップ。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − 第１図
は本発明の実施例を示す図、第３図は第２図のチェック
手順を示す図である。 １・・・ＲＯＭチップ、 ２・・・ＲＡＭチップ。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − 第１図
Claims (1)
- ハツシュデータを具備するＲＯＭ（リードオンリメモリ
）及びＲ、Ａ Ｍ （ランダムアクセスメモリ〕を有す
る電子機器におけるＲ、ＡＭの自己診断方法において、
Ｒ，ＯＭの内容をＲＡＭに転送し書き込む工程と、Ｒ，
Ａ、 Ｍの内容を読み出してサムチェックを行なう工程
と、サムチェックの結果をＲＯＭの所定番地に格納され
るハツシュデータと比較する工程とを有し、サムチェッ
クの結果がハツシュデータと一致するか否かによりＲＡ
Ｍの良否を判定することを特徴とするメモリの自己診断
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152127A JPS5856291A (ja) | 1981-09-28 | 1981-09-28 | ランダムアクセスメモリの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152127A JPS5856291A (ja) | 1981-09-28 | 1981-09-28 | ランダムアクセスメモリの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856291A true JPS5856291A (ja) | 1983-04-02 |
| JPS6131499B2 JPS6131499B2 (ja) | 1986-07-21 |
Family
ID=15533645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152127A Granted JPS5856291A (ja) | 1981-09-28 | 1981-09-28 | ランダムアクセスメモリの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856291A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117640A (ja) * | 1984-11-13 | 1986-06-05 | Oki Electric Ind Co Ltd | メモリのチエツク方法 |
| JPS628282A (ja) * | 1985-07-04 | 1987-01-16 | Toppan Moore Co Ltd | 誤り検出機能を備えたｉｃカ−ド |
| JPS63224418A (ja) * | 1987-03-13 | 1988-09-19 | Kokusai Electric Co Ltd | コ−ドレス電話システムの監視方式 |
| CN100442383C (zh) * | 2003-08-29 | 2008-12-10 | 株式会社东芝 | 半导体集成电路器件 |
-
1981
- 1981-09-28 JP JP56152127A patent/JPS5856291A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117640A (ja) * | 1984-11-13 | 1986-06-05 | Oki Electric Ind Co Ltd | メモリのチエツク方法 |
| JPS628282A (ja) * | 1985-07-04 | 1987-01-16 | Toppan Moore Co Ltd | 誤り検出機能を備えたｉｃカ−ド |
| JPS63224418A (ja) * | 1987-03-13 | 1988-09-19 | Kokusai Electric Co Ltd | コ−ドレス電話システムの監視方式 |
| CN100442383C (zh) * | 2003-08-29 | 2008-12-10 | 株式会社东芝 | 半导体集成电路器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6131499B2 (ja) | 1986-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772391B2 (ja) | 不良データアルゴリズム | |
| KR0121800B1 (ko) | 메모리 카드장치 | |
| US4891811A (en) | Efficient address test for large memories | |
| EP1164589A1 (en) | Storage device having an error correction function | |
| JPH08286841A (ja) | エラーログ作成方法及びエラーテスト装置 | |
| JPS5856291A (ja) | ランダムアクセスメモリの検査方法 | |
| JP2002504255A (ja) | メモリセルを有する装置およびメモリセルの機能検査のための方法 | |
| JP2908272B2 (ja) | 情報処理装置 | |
| EP1001432A1 (en) | Method of testing random-access memory | |
| JPS6052515B2 (ja) | 磁気バブルメモリの不良ル−プ情報の処理方式 | |
| JPH0675717A (ja) | ハードディスクのリードエラーリカバリ方式 | |
| JP3055986B2 (ja) | データ書き込み方法 | |
| JPH10312337A (ja) | 記憶装置の試験回路 | |
| JPH06103176A (ja) | 不揮発性メモリの処理方法 | |
| JP3173461B2 (ja) | メモリパトロール機能の擬正常試験回路および擬正常試験方法 | |
| JPS6083159A (ja) | プログラムチエツク方式 | |
| JPS58188398A (ja) | メモリ誤り検出訂正装置 | |
| JPH06161905A (ja) | データの検証方法 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPH01182971A (ja) | 記憶媒体処理装置 | |
| JPH04257030A (ja) | 読み出し専用メモリパッチ方式 | |
| JPH0348346A (ja) | メモリチェック装置 | |
| JPS63261434A (ja) | エラ−検出方式 | |
| JPH10333992A (ja) | フラッシュメモリ書き込みデータ及びフラッシュメモリ搭載機器 | |
| JP2003208361A (ja) | メモリ試験方法 |