JPS628282A - 誤り検出機能を備えたｉｃカ−ド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はマイクロコンピュータやメモリなどの集積回
路を内蔵したＩＣカードに係り、特に、記録データの読
出しの際に誤り検出をするようにした誤り検出機能を備
えたＩＣカードに関するものである。

ＩＣカードはスマートカードなととも呼ばれ、偏平形状
のものの他に、錠状、棒状などのものも存在するので、
この発明におけるＩＣカードとはこれらすべてを含むも
のとする。

（従来の技術） ＩＣカードは一般に第２図に示すような構造をしている
。ＩＣカード１にはプラスチックなどで作られたカード
・コア２の一部に空所３が形成され、この中にＩＣモジ
ュール４を収容している。

ＩＣモジュール４には１個ないし２個のＬＳＩチップが
搭載されている。このＩＣモジュールには８個の接点端
子５が設けられ、外部の回路とＩＣモジュール４が含ま
れている電子回路との間の電気的な接続が行われる。

ｒＣモジュールを保護するために空所３は充てん剤６で
満たす。またカード・コア２の上下には印刷層７．７′
を接合し、その印刷層の表面には、必要に応じ図案、文
字等が印刷され、さらにその表面はこれを保護する表層
８．８′で蔽われている。第２図は、特に厚さを誇張し
て図示しであるが、実際の厚さは例えばカード・コア０
．５５ａｓ＋。

、　印刷層０．１ｊＩＩｌ、表層０．０２５Ｉｌで、全
体で０．８ａｍ程度に仕上げられる。

第３図は、ＩＣモジュール４に含まれるｔＣの構成を例
示するブロック図で、ＣＰＵチップ４゜とメモリチップ
４１の２チツプ構成の例を示す。

ＣＰｔＪチップ４０に含まれるＣＰＵ４０１はプログラ
ムによる制御を行ない、ＲＯＭ４０２はプログラムなど
を記憶し、ＲＡＭ４０３はプログラム・ステップの途中
においてデータを一時的に記憶する役割などを果たす。

メモリチップ４１にはＰＲＯＭがあり、主としてデータ
が記憶されている。ＦＲＯＭには種々の品種があるが紫
外線によるＥＰＲＯＭ（ＩＣカードに埋設したときは紫
外線を通す窓を設けない限りデータを消去することがで
きない）、データを消去できるＥＥＰＲＯＭなどが使用
される。

第４図はメモリの構成を図示したもので、データを記憶
するデータ・メモリ・エリア（ＰＲＯＭ）と、暗証番号
を記憶する暗証番号エリア（ＲＯＭ＞と、暗証番号の誤
入力を記憶するセキュリティ・マーク・エリア（ＰＲＯ
Ｍ）と、メモリに記録があることを示すメモリ・フォー
マット・マーク・エリア（ＰＲＯＭ）とがある。

データ・メモリ・エリアは複数個の記憶エリアを含んで
おり、各記憶エリアにはデータが予め定められた所要の
項目毎の区分に従って一端から順次に書込まれる。従来
では、こうして書込ましだデータを記憶エリア単位で一
括して読出したり、また記憶エリア中の特定の情報のみ
を読出したりしていた。

（発明が解決しようとする問題点） ＩＣカードは金銭出納や健康管理等に利用されることが
多く、このためデータの記録・読出しには特に正確性が
要求される。が、ＩＣカードのデータの処理中に外部ノ
イズの侵入等により、記録・読出しデータに誤りを生ず
ることも少なくない。

それ故、各情報の記録・読出し毎に記録データ・読出し
データに誤りがないことを確認する手段を設けることが
好ましい。

従って、この発明の目的は所定単位のデータを記録しま
たは読出す毎にその記録データまたは読出しデータに誤
りがないかどうかを検出する機能を備えたＩＣカードを
提供することにある。

（問題点を解決するための手段） この発明に係る誤り検出機能を備えたＩＣカードは、デ
ータの記録を複数個の記憶エリアに割当てる手段と、そ
れら各記憶エリアに所定単位のデータを記録する毎にチ
ェック符号を付加記入する手段と、各記憶エリアに記録
された各単位データを読出す際に読出された単位データ
の誤りの有無をチェック符号を用いて検出する手段と、
を備えている。

（作用） この発明によれば、データの記録時は、所定単位のデー
タを記録した後、そのデータに基づきチェック符号を算
出しそのチェック符号を記録データに付加し工記入して
おき、データの読出し時は、読出しデータとチェック符
号に基づきなされた所定の計算結果により読出しデータ
の誤りの有無を判断するようにしている。

（実施例） 第５図は第４図中のデータ・メモリ・エリアをこの発明
に係る形式でさらに詳細に示すもので、＃１から＃Ｙま
での複数個の記、憶エリアと各記憶エリアに対応して設
けられた＃１から＃Ｙまでの複数個の索引エリアが含ま
れている。各記憶エリアにはデータが予め定められた所
要の項目毎の区分に従って記憶される。索引エリアは各
記憶エリアにそれぞれ対応して設けられ対応記憶エリア
をアクセスするために用いられる。

第１図は第５図に示す記憶エリアの１つである＃Ｎ記憶
エリアの構成をより詳しく示した図である。＃Ｎ記憶エ
リアには第１回目のデータ記録から第Ｘ回目１でのデー
タ記録ができるＸ個のレコードと、°データの記録のた
めに使用されたレコードの使用回数を記録するフラグ・
ビックとがあり、さらに各レコードには、この発明の主
要部である、記録データの読出しの際の誤りをチェック
するためのチェック符号が記入されるチェック・バイト
と、レコードの属性、たとえば記録データの正誤等を定
義するための符号が記入されるレコード・ステータス・
バイトが付属されている。チェック符号の田出および記
入については後述する。

データは第１回レコードから順次に記録される。

第１回レコードがすでに使用されているときは、次に記
録されるべきデータは第之回レコードに記録される。従
って第ｍ回目に生じたデータは第ｍ回レコードに記録さ
れる。これらのデータの記録と同時にチェック・バイト
およびレコード・ステータス・バイトにも所要の記録が
なされる。

フラグ・ビットは少なくとも当該記憶エリアに設けられ
たレコード数のビットを有し、それら各ビットは当初は
全てが「１」となっているが、新たなデータが書込まれ
る毎に順次に１ビツトづつ「０」に反転される。この反
転ビット数を管理することにより、最新データの書込ま
れているレコードと未使用レコード数を管理することが
できる。

第６図は第５図に示す索引エリアの１つである＃Ｎ索引
エリアの詳細を示す図である。索引エリアは、＃Ｎ記憶
エリアの開始アドレス、通常は先頭番地、を記憶する８
ビツトからなる領域と、＃Ｎ記憶エリア中の「レコード
長さ」をバイト数で記録する７ビツトからなる領域と、
全ての記録データが読出されるａ層情報には「１」、最
後に記録されたデータのみが読出される更新情報には「
０」を与える１ビツトからなるｒＨ／ＵＪビットと、＃
Ｎ記憶エリアに割当てられたレコード数を表わす「最大
レコード数」を記録する領域と、＃Ｎ記録エリアの先頭
番地部に位置するフラグ・ビットの「割当てバイト数」
を記録する領域とを有している。このため、情報の種類
や性格等に応じて対応記憶エリアのレコードの大きさや
レコード数を適当に指定でき、データ・メモリ・エリア
の有効利用を計ることができる。「割当てバイト数」は
「最大レコード数」を８で割り整数に切−ヒげた値とな
る。なお、索引エリアは第５図の左側に集中して設けら
れているが、データ・メモリ・エリア内に分散して設け
てもよい。

第１図に示す実施例では、読出されるべき情報に従って
対応索引エリアが先ず読出され、そのｒＨ／ＵＪビット
が更新情報である場合は、その索引エリアに記憶された
先頭番地に基づき対応記憶エリアのフラグ・ビット部を
読出し、そのカウント値から直ちに最新情報を書込んだ
レコードを直接アクセスする。

次に第７図に示すフローチャートに従って、データの書
込みの手順を説明する。先づステップ１００において、
初期設定をするべくカウンタＣ１、レジスタＲ１，Ｒ２
およびアドレス・ポインタＡＰをリセットする。次に、
外部から書込みを必要とする情報の項目の指定番号、た
とえば＃Ｎが指定されると、ステップ１０１でこれを受
信し、ステップ１０２で＃Ｎ索引エリアをサーチする。

＃Ｎ索引エリアが発見できなければステップ１０３でエ
ラー表示などのエラー処理がされる。

この場合はもう一度項目の設定のしなおしとなる。

ステップ１０２で＃Ｎ索引エリアが発見されれば、ステ
ップ１０４で＃Ｎ索引エリアに記憶されている先頭番地
に基づき対応する＃Ｎ記憶エリアの先頭番地部を読出す
。次に、ステップ１０５で＃Ｎ記憶エリアに書込むデー
タを入力し、ステップ１０６で＃Ｎ記憶エリアのｒＯＪ
に反転されたフラグ・ビットをカウントし、そのカウン
ト値をＣＰＵ中のレジスタＲ１にセットする。ステップ
１０７では＃Ｎ記憶エリアのフラグ・ビットに最終反転
ビットの次のビット、１＝とえばｍ番目のビットを反転
させ、ステップ１０８で＃Ｎ記憶エリアの第ｍ回レコー
ドに入力データを書込む。ステップ１０９では入力デー
タに基づきチェック符号を計算しこれをチェック・バイ
トに書込む。ステップ１０９の詳細は第８図に示されて
いる。そしてステップ１１０で書込みデータが正確であ
るかどうかをテストし、もし誤りであれば、ステップ１
０３に行きエラー処理され、正しければ書込みを終了す
る。ステップ１１０のテストは後述する第９図に示す読
出しを実行することにより行われる。

第７図に示すチェック符号を計算し書込むステップ１０
９の内容を第８図に基づき詳細に説明する。

第８図において、先ずステップ１１２で＃Ｎ索引エリア
に記録されている「レコードの長さ」をＣＰＵ中のカウ
ンタＣ１にセットする。次にステップ１１３で、先頭番
地十割当バイト数＋Ｒ１の内容×（レコードの長さ＋２
）の式で算出されたアドレスをＣＰＵ中のアドレス・ポ
インタＡＰにセットする。上記の式において、先頭番地
、割当バイト数およびレコードの長さは＃Ｎ索引エリア
から読出される。今、データが第１回レコードに記録さ
れるとすると、第７図のステップ１０６でレジスタＲ１
にセットされた反転フラグ・ビットのカウント値は零で
あるから、アドレス・ポインタＡＰの内容は先頭番地十
割当バイト数となり、第１図の第１回レコードの第１バ
イトのアドレスとなる。また、上記の式中において、レ
コードの長さ＋２は、１つのレコードのバイト数にチェ
ック・バイトとし］−ド・ステータス・バイトの２バイ
トを加算した値を示し、１つのレコードのために使われ
る全バイト数を表わす。従って、たとえば第３回レコー
ドまで記録がされている時は、レジスタＲ１の内容は３
であるから、アドレス・ポインタＡＰの内容は、先頭番
地十割当バイト数によって与えられる第１回レコードの
第１バイトから３つ目のレコードの第１バイトアドレス
、すなわち第４回レコードの第１バイトのアドレスとな
る。

ステップ１１４では、アドレス・ポインタＡＰで指定さ
れたレコード中の１バイトのデータとレジスタＲ２の内
容とを加算し、その結果は再びレジスタＲ２に格納され
る。最初はレジスタＲ１はステップ１００でリセットさ
れた状態にあるから、当該書込みがされたレコードの第
１バイトの内容が格納される。

ステップ１１５では、アドレス・ポインタＡＰの内容は
次の第２バイトのアドレスを指定するべく１だけインク
リメントされると共に、ステップ１１２でレコードの長
さがセットされたカウンタタＣ１の内容は１だけデクリ
メントされる。そしてステップ１１６でカウンタＣ１の
内容が零になったか否かが判断される。ｒＮＯＪと判断
されればステップ１１４に戻り、アドレス・ポインタＡ
Ｐで指定される次のバイトの内容を読出し、これとレジ
スタＲ２の内容を加算し再びレジスタＲ２に格納する。

以下、前述と同様な操作が繰返えされて、ルコード中の
全てのバイトの加算が終了すると、ステップ１１６でｒ
ＹＥｓＪと判断されステップ１１７へ進む。ここで、ア
ドレス・ポインタＡＰは１だけインクリメントされ、当
該レコードに付属するチェック・バイトのアドレスを指
定するようになる。最後に、ステップ１１８でレジスタ
Ｒ２の内容の補数を計算し、その結果をチェック符号と
してチェック・バイトに記録する。従って、当該レコー
ドの各バイトの内容を加算した値にチェック符号を加算
すると ｒｏｏｏｏｏｏｏＯＪの値が得られる。この様な加算結
果がｒｏｏｏｏｏｏｏｏＪになるか否かにより誤りの有
無を確認できる。この様な誤り検出法をサム・チェック
法というが、この発明では、この様なサム・チェック法
に限るものではなく、たとえばパリティ・チェック法を
用いてもよい。

パリティ・チェック法の場合は、ステップ１１４での加
算に代り、加算される２つのバイトの各ビット相互間で
排他的論理和をとり、かつステップ１１８ではレジスタ
Ｒ２の内容、をそのままチェック・バイトに記録すれば
よい。同一内容のものの排他的論理和は零であるからで
ある。

次に第９図に基づきｔＣカードの読出し手順を説明する
。

ステップ１１９は初ＴＩ！１設定の段階であって、読出
し時に用いられるカウンタＣ２、レジスタＲ３、Ｒ４お
よびアドレス・ポインタＡＰがリセットされる。ステッ
プ１２０で外部装置から指定番号、たとえば＃Ｎが受信
されると、ステップ１２１で索引エリアをサーチして＃
Ｎ索引エリアを発見できたか否かを判断する。発見でき
なければステンブ１２２でエラー処理がされ、発見され
たときはステップ１２３で＃Ｎ記憶エリアの先頭番地、
すなわちフラグ・ビットを読出し、反転フラグ・ビット
をカウントし、そのカウント値をレジスタＲ３にセット
する。次に、ステップ１２４で＃Ｎ索引エリアの１」／
Ｕビットを読出し、ステップ１２５で履歴読出しか更新
読出しかを判断する。

ステップ１２５で更新読出しと判断されたときは、ステ
ップ１３０でレジスタＲ３の内容から最後に書込まれた
レコードの位置を求め、そのレコードをアクセスし最新
情報を出力する。そしてステップ１３１で読出データの
誤りの有無をチェックして読出しを終了する。この誤り
チェックは後述する。

ステップ１２５で履歴と判断されたときは、ステップ１
２６に進み、ここでカウンタＣ２の内容を１だけインク
リメントする。今は、カウンタＣ２はステップ１１９で
リセットされた状態に１をインクリメントしたことにな
るから「１」の内容となる。ステップ１２７ではカウン
タＣ２で示された回数のレコード、今は第１回レコード
を読出す。そして、ステップ１２８で後で詳述する誤り
チェックの実行が行われ、ステップ１２９でカ　　　−
ウンタＣ２の内容、すなわち読出されたレコードの数が
記憶レコード数を格納するレジスタＲ３の内容に等しく
なったか否かを判断する。ここでｒＮＯＪと判断されれ
ば、ステップ１２６へ戻り、カウンタＣ２の内容をイン
クリメントして次のし］−ドの読出しを行う。以下、゛
同様な操作が繰返されて、ステップ１２９でｒＹＥｓＪ
と判断されると前記録レコードの読出しが終了したこと
になる。

第１０図はＩＣカードの読出しの手順の他の実施例を示
すもので、履歴情報の読出しのみに関するものである。

従って、対応するステップは第９図と同一符号を用いて
示したので、説明の重複を避Ｇ′Ｊるため第１０図の説
明はしない。なお、第１０図の実施例では、第６図のｒ
Ｈ／ＵＪビットは設けられていない。従って第９図のス
テップ１２４と１２５に対応するステップは不要である
。

さて、第９図および第１０図の誤りチェックを実行する
ステップ１２８および１３１を第１１図に示すフローチ
ャートに基づき詳細に説明する。

第１１図において、誤りチェックが開始されると、先づ
ステップ１３５でカウンタＣ２にレコードの長さ＋１が
セットされる。レコードの長さは＃Ｎ索引エリアに記憶
された値であって１つのレコードのバイト数である。こ
れに１が加算されることにより、レコードのバイト数に
チェック・バイトを含めたバイト数が求められる。次に
ステップ１３６でアドレス・ポインタＡＰの内容を計算
する。このステップ１３６は第８図のステップ１１３で
説明したものと同様である。

ステップ１３７ではアドレス・ポインタＡＰで指定され
た１つのバイトのデータを読み出し、これとレジスタＲ
４の内容とを加算し、その結果を再びレジスタＲ４に格
納する。最初の第１バイトが読出された時はレジスタＲ
４の内容は零であるから、レジスタＲ４には第１バイト
の内容がそのまま格納されることになる。ステップ１３
８ではアドレス・ポインタＡＰは次のバイトを読み出す
べくインクリメントされると共に、カウンタＣ２は１だ
けデクリメントされる。ステップ１３９ではカウンタＣ
２の内容が零になったか否か、すなわち当該レコードの
全バイトおよびチェック・バイトの読出しが終了したか
否かを判断する。ここで「ＮＯ」と判断されれば、ステ
ップ１３７に戻り同様な操作が繰返される。かくしてス
テップ１３９でカウンタＣ２の内容が、零と判断される
と所要の全バイトの内容の加算が終了したことになるの
で、ステップ１４０に進み、ここで加算結果を表わすレ
ジスタＲ４の内容が零になっているか否かを判定する。

誤りがなければ、レジスタＲ４の内容は零であるから、
ｒＹＥｓＪと判断され、読出しデータに誤りがないもの
として誤り検出のステップを終了する。ここでｒＮＯＪ
と判断された時はステップ１４１で誤りの表示をして誤
り検出のステップを終了する。

第１１図に基づく以上の説明はチェック・サム法による
誤り検出の説明であるが、パリティ・チニック法による
場合は、ステップ１３７の加算に代り各反応ビットにつ
いて排他的論理和をとればよい。

（発明の効果） 以上説明したようにこの発明によれば、情報を・　　種
類・性質に従って区分して複′数個の記憶エリアに単位
データ毎に記録し、その各単位データ毎の記録および読
出しのたびに誤りの有無を検出し、常に正しいデータの
記録・読出しがされたことを確認するように構成されて
いるので、ＩＣカードにおけるデータを安全・確実に処
理することができ、ＩＣカードの使用上の信頼性の向上
に役立つ。

【図面の簡単な説明】

第１図はこの発明に係るＩＣカードの記憶エリアの構成
を示す説明図、第２図は一般のＩＣカードの構造を示す
断面図、第３図は一般のＩＣカードの回路構成を示すブ
ロック図、第４図はＩＣカードのメモリの構成を示す説
明図、第５図はこの発明の一実施例であるデータの記録
方式を説明するための図、第６図は第５図の索引エリア
の１つを詳細に示した説明図、第７図はこの発明に係る
データの書込み手順の一実施例を示すフローチャート、
第８図は第７図の主要ステップを更に詳細に示したフロ
ーチャート、第９図はこの発明に係るデータの読出しの
手順の一実施例を示すフローチャート、第１０図ｔｉｔ
この発明に係るデータの読出し手順の他の実施例を示す
フローチャート、第１１図は第９図および第１０図の主
要ステップを更に詳細に示したフローチャートである。

Claims (1)

1. 【特許請求の範囲】 　少なくともＣＰＵとメモリを含む電子回路を内蔵し、
   データの記録と読出しを可能にしたＩＣカードにおいて
   、 データの記録を複数個の記憶エリアに割当てる手段と、 それら各記憶エリアに所定単位のデータを記録する毎に
   チェック符号を付加記入する手段と、前記各記憶エリア
   に記録された前記各単位データを読出す際に読出された
   単位データの誤りの有無を該読出し単位情報に付加記入
   された前記チェック符号を用いて検出する手段と、 を備えたことを特徴とする誤り検出機能を備えたＩＣカ
   ード。