JPH0348346A - メモリチェック装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明はマイクロプロセッサとリードライトメモリを有
するマイクロコンピュータ機器のメモリのチェック装置
に関するものである。

〔従来の技術〕

従来メモリとマイクロプロセッサを用いたマイクロコン
ピュータ機器においては、通常電源投入後等のシステム
の立上げ時にメモリをチェックする処理が行われること
がある。このようなメモリのチェックは例えば第５図に
そのフローチャート．第６図にメモリマソプを示すよう
に、マイクロコンピュータ機器に実装されているメモリ
が例えばｒ８０００Ｊ〜ｒ９ＦＦＰＪ　（以下「」は１
６進表示とする〉番地であるとすると、動作を開始する
とまず処理アドレスを最初のアドレスｒ８０００Ｊにセ
ットする（ステップ１０１）．そして処理アドレスに「
５５」を書込んでそのアドレスのデータを読出し、書込
まれたデータが「５５」であるかどうかをチェソクする
〈ステップ１０２〜ｌ０４〉。そのデータが正しければ
そのアドレスにｒＡＡＪを書込み、そのアドレスを読出
してデータがｒＡＡＪかどうかをチェックする（ステッ
プ１０５〜ｌ０７）。そして正しければ処理アドレスを
インクリメントし、アドレスがｒ　ＡＯＯＯ　Ｊに達し
ていなければステップ１０２に戻る（ステ・ノブ１０８
．　１０９）。こうして全ての処理アドレスについて同
様の処理を行うことにより、実装されているメモリの全
てのビットがＯと１になるかどうかをチェックしてメモ
リの良否を判別するようにしている． 〔発明が解決しようとする課題〕 しかしながらこのような従来のメモリチェックによれば
、アドレスバス等のハードウエアエラーによりマイクロ
プロセッサよりある番地、例えばｒ８０００Ｊ番地以外
の番地をアクセスしても実際のメモリにはｒ　８０００
　Ｊ番地だけしかアクセスされないことがある。このよ
うな障害はアドレスバスの断線等の異常やメモリアドレ
スバスの人出力装置の破壊等のハードウエア上の異常に
よって生じる。

前述した従来の方法では、このような場合に正しくメモ
リの異常をチェソクすることができないという欠点があ
った。

本発明はこのような従来のメモリチェ・ノク時の問題点
に鑑みてなされたものであって、このようなハードウェ
アエラーの場合もチェックできるようにすることを技術
的課題とする。

〔課題を解決するための手段〕

本発明はマイクロプロセッサ１とリードライトメモリ２
を有するマイクロコンピュータ機器のメモリチェック装
置であって、第１図に示すように実装されているリード
ライトメモリのアドレスの下位の所定ビットと周期が一
致しない奇数進のデータを順次書込むデータ書込手段３
と、データ書込手段により書込まれた各アドレスの全て
のデータを読出して所定の手順によって演算する演算手
段４と、演算手段より得られた演算値と所定の設定値と
の一致によりメモリの良否を判別する判別手段５と、を
有することを特徴とするものである。

〔作用〕

このような特徴を有する本発明によれば、メモリの各ア
ドレスにメモリの下位アドレスの所定ビットと周期が一
致しないデータを順次書込み、そのデータを読出して演
算を行い、規定値と一致するかどうかによってメモリの
良否を判別するようにしている。

〔発明の効果〕

そのため本発明によれば、実装されているメモリの全て
のアドレスに夫々異なったデータを書込むようにしてお
り、そこからデータを読出すことによって規定値と一致
するかどうかを判別するようにしているため、アドレス
バスの異常があって常に同一のアドレスにデータが書込
まれている場合やアドレスパス自身の断線等があれば規
定値と異なった値となる。従ってこのような場合にはメ
モリ装置の異常を検出することができる。従ってメモリ
を有する種々の機器についての不良をなくすることがで
きる。又このようなメモリ装置の診断をマイクロコンピ
ュータを応用した機器の製造時に行うことによって不良
品を容易に検出することも可能となる。

〔実施例の説明） 第２図は本発明の一実施例によるマイクロコンピュータ
応用機器の構威を示す図である。本図においてＣＰＵＩ
　１にはリードライト可能なランダムアクセスメモリ１
２がアドレスバス１３及びデータバス１４を介して接続
されている。ここで実装されているメモリ１２は例えば
ｒ８０００Ｊ〜「９ＦＦＦＪまでの８ＫＢの容量を有す
るメモリとする。

さてこのマイクロコンピュータ応用機器においてメモリ
のチェックをする動作について説明する。

まず動作を開始すると第３図に示すように書込先アドレ
スとしてメモリの最初の番地、例えば「８０００Ｊ番地
をセントする（ステップ２１）。そしてステップ２２に
進んでライトデータとして「０１」をセントする。モし
て書込先アドレスにライトデータを書込み、書込先アド
レスをインクリメントし最終番地の次の番地ｒＡＯＯＯ
Ｊに達したかどうかをチェックする　（ステップ２３〜
２５）。この番地に達していなければステップ２６．　
２７においてライトデータをインクリメントし、ライト
データが「００」かどうかをチェックする。「００」で
なければステップ２３に戻って同様の処理を繰り返す。

ライトデータが「００」となればステップ２８に進んで
ライトデ−タをインクリメントし、ステップ２３に戻っ
て書込先アドレスにライトデータを書込む。こうしてｒ
９ＦＦＦＪの最終番地まで書込むこ−とによって第４図
に示すようにアドレスの各番地に「Ｏｌ」〜ｒＦＦＪま
での２５５進のデータが順次書込まれることとなる。こ
こでＣＰＵＩＩはステンプ２１〜２８において実装され
ているメモリの全てにメモリのアドレスの下位所定ビッ
トと周期が一致しないデータを順次書込むデータ書込手
段３を構成している。

さてステップ２５において書込先アドレスが「ＡＯ００
」に達すると、ステップ２９に進んで続出先アドレスに
ｒ８０００Ｊ番地をセットしてサム値をクリアする。そ
して読出先アドレスよりデータを読出してサム値にこの
データを加算し読出先アドレスをインクリメントする　
（ステップ３０〜３２）。そしてステソプ３３に進んで
続出先アドレスがｒ　ＡＯＯＯ　Ｊに達したかどうかを
チェックし、この値に達するまで全てのアドレスのデー
タを読出してサム値に加算していく。そして読出しを完
了するとステップ３４に進んでサム値が所定値であるか
どうかをチェックする。この値が所定値と一敗する場合
にはメモリが正常であるものと判断し、一致しなければ
異常があるものと判断して（ステップ３５．　３６）、
処理を終了する．これは実装されているメモリのバイト
数が既知でありそこに書込まれているデータも既知であ
るため、その合計値は既知の値となるからであり、この
値と一致するかどうかによってメモリの良否を判別する
ことができる．この場合には各アドレスのデータを順次
加算するようにしているが、減算するようにしてもよく
、その他の種々の演算処理を行うことによって同様の効
果を得ることができる。ここでＣＰＵＩＩはステッ゛プ
２９〜３３において書込まれたデータのアドレスのデー
タを読出して演算する演算手段４の機能を達威している
．又ＣＰＵＩ　ｔはステンプ３４〜３６においてこのサ
ム値が所定値と一致するかどうかによってメモリの良否
を判別する判別千段５の機能を達威している． 尚本実施例ではメモリに順次書込むデータを１〜２５５
までの２５５進のデータとしているが、メモリの下位の
所定ビソトｎと同期しない周期の数、即ち２″と公約数
を持たない３以上の奇数、例えば１〜２５３．１〜２５
１等の種々のデータを書込むようにしてもよい。

【図面の簡単な説明】

第１図は本発明の機能的構或を示すブロック図、第２図
は本発明の一実施例の構或を示すブロック図、第３図は
本実施例の動作を示すフローチャート、第４図は本実施
例のメモリマップ、第５図は従来のメモリチェックの動
作を示すフローチャート、第６図はそのメモリマップで
ある。 １，ｌ１・・一・マイクロプロセッサ　　２．１２・−
・メモリ　　３・・一・−データ書込手段　　４−・一
演算手段　　５・一−−−−一判別手段

Claims (1)

【特許請求の範囲】
1. （１）マイクロプロセッサとリードライトメモリを有す
   るマイクロコンピュータ機器のメモリチェック装置であ
   って、 実装されている前記リードライトメモリのアドレスの下
   位の所定ビットと周期が一致しない奇数進のデータを順
   次書込むデータ書込手段と、前記データ書込手段により
   書込まれた各アドレスの全てのデータを読出して所定の
   手順によって演算する演算手段と、 前記演算手段より得られた演算値と所定の設定値との一
   致によりメモリの良否を判別する判別手段と、を有する
   ことを特徴とするメモリチェック装置。