JPS5853771A - フアイヤチエツク回路 - Google Patents
フアイヤチエツク回路Info
- Publication number
- JPS5853771A JPS5853771A JP56152522A JP15252281A JPS5853771A JP S5853771 A JPS5853771 A JP S5853771A JP 56152522 A JP56152522 A JP 56152522A JP 15252281 A JP15252281 A JP 15252281A JP S5853771 A JPS5853771 A JP S5853771A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- transistors
- cmp
- trn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B29/00—Checking or monitoring of signalling or alarm systems; Prevention or correction of operating errors, e.g. preventing unauthorised operation
- G08B29/12—Checking intermittently signalling or alarm systems
- G08B29/14—Checking intermittently signalling or alarm systems checking the detection circuits
- G08B29/145—Checking intermittently signalling or alarm systems checking the detection circuits of fire detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dot-Matrix Printers And Others (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は印字ヘッドの印字マグネットの通電状態等をチ
ェックする７アブヤｔニツク岬路に閤し、特にドライブ
用のトランジスタにハーフインピーダンス状態にあゐよ
うな場合でもそや不本意な通電状態を正確にチェックす
ることができるファイヤチェック回路に関する。
ェックする７アブヤｔニツク岬路に閤し、特にドライブ
用のトランジスタにハーフインピーダンス状態にあゐよ
うな場合でもそや不本意な通電状態を正確にチェックす
ることができるファイヤチェック回路に関する。
例えばドツトプリンタではその印字マグネットに選択的
に電流を流して文字を印刷している。この場合、印字マ
グネットに電流をオンオアするためドライバとしてトラ
ンジスタを使用し１、ヒのトランジスタをオンオフ制御
してこのマグネットに流す電流をオンオフしている。そ
してマグネットに電流がある時間連続的に流れるとこの
マグネットが焼損することくなる・したがってトランジ
スタ等の故障によル印字すべき期間外にこのマグネツ）
Ｋ不本意の電体が流れたときこれを検出することが必要
である・ したがって、このために、従来では、第１図に示す如き
ファイヤチェック回路を使用し、これｔ検出していた。
に電流を流して文字を印刷している。この場合、印字マ
グネットに電流をオンオアするためドライバとしてトラ
ンジスタを使用し１、ヒのトランジスタをオンオフ制御
してこのマグネットに流す電流をオンオフしている。そ
してマグネットに電流がある時間連続的に流れるとこの
マグネットが焼損することくなる・したがってトランジ
スタ等の故障によル印字すべき期間外にこのマグネツ）
Ｋ不本意の電体が流れたときこれを検出することが必要
である・ したがって、このために、従来では、第１図に示す如き
ファイヤチェック回路を使用し、これｔ検出していた。
すなわち、マグネツ、トＭ１？・・・・・４をそれぞれ
駆動するトランジスタＴｒｉ・・・・・・Ｔｒｓをこれ
らＱｗグネッ） ＭＳ・・・・・・ＭｓＫ直列接続する
とと４に、比較器ＣＭＰの比較入力端子に、これらＯト
ランジスタＴｒＩ ”・・” Ｔｒｓ Ｏ：ｔレクメ端
子に接続されたダイオードＤＩＤｌ””Ｄａ （）一方
の電極を共通に接続する。モしてζＯ共過談絖点！抵抗
Ｒ１を介して例えば＋ｓｖの電圧の基準電圧源Ｖ＠Ｋｍ
！絖する。一方比較ｌＩｃＭＰの他方Ｏ端子には前記Ｙ
＠を抵抗−９−で分圧した基準電圧Ｖｈが印加されてい
る＠また前記各！グネツ）絢・・・・・・４は、例えば
＋２！４ｖの駆動電源ＶＦＫ接続されている。
駆動するトランジスタＴｒｉ・・・・・・Ｔｒｓをこれ
らＱｗグネッ） ＭＳ・・・・・・ＭｓＫ直列接続する
とと４に、比較器ＣＭＰの比較入力端子に、これらＯト
ランジスタＴｒＩ ”・・” Ｔｒｓ Ｏ：ｔレクメ端
子に接続されたダイオードＤＩＤｌ””Ｄａ （）一方
の電極を共通に接続する。モしてζＯ共過談絖点！抵抗
Ｒ１を介して例えば＋ｓｖの電圧の基準電圧源Ｖ＠Ｋｍ
！絖する。一方比較ｌＩｃＭＰの他方Ｏ端子には前記Ｙ
＠を抵抗−９−で分圧した基準電圧Ｖｈが印加されてい
る＠また前記各！グネツ）絢・・・・・・４は、例えば
＋２！４ｖの駆動電源ＶＦＫ接続されている。
いま各トランジスタＴＩＰＩ・・・・・・Ｔｒ％がいず
れもオフでマグネットＭ１・・・・・・ＭｓＫ電流が流
れない場合には。
れもオフでマグネットＭ１・・・・・・ＭｓＫ電流が流
れない場合には。
各ダイオードＤｉ・・・・・・Ｄ％が非導通状態のため
、比較器ＣＭＰＯ比軟入力電圧ｖ１は、第ｚｍ←）にお
いてほぼ基準電圧源電圧の＋８ＶＫ近いＶｇｘにある。
、比較器ＣＭＰＯ比軟入力電圧ｖ１は、第ｚｍ←）にお
いてほぼ基準電圧源電圧の＋８ＶＫ近いＶｇｘにある。
そして比較１）Ｃｋｕｔ）基準電圧Ｖｈは籐２図（ｈ）
Ｋ示す如く５ＶＯ＃”薯度に定められているので、前
記台ダイオードＤｌ・・・・−Ｄ、が全部非導通状Ｉ！
Ｏ場会は７番＞ｖｈと１に１＞、比較器ＣＭＰＯ出力電
圧Ｖａは低レベルである。
Ｋ示す如く５ＶＯ＃”薯度に定められているので、前
記台ダイオードＤｌ・・・・−Ｄ、が全部非導通状Ｉ！
Ｏ場会は７番＞ｖｈと１に１＞、比較器ＣＭＰＯ出力電
圧Ｖａは低レベルである。
しかしながら、例えばトランジスタＴｒ１０ペースに高
電圧が印加されてトランジスタＴｒＩがオン、 とな
〕マグネットＭｍＫ駆動電流が流れるとき、こＯトラン
ジスタＴｆｌのコレクタ電圧Ｖａ罵は非常に低く＊、ａ
、この結果ダイオードＤＩＫ抵抗ａＳを経由して電流が
流れる。εのＩＩＩＩ来比較器ＣＭＰＯ比歇入力電圧Ｖ
＠は、第！Ｉｔ（ｇ）のＶｇ・とな）、その基準電圧Ｖ
ｊよ〕もはるかに小さいものとなる。このため比較＠
ＣＭＰの出力電圧Ｖｃは高レベルとなる。なおヒζで前
記Ｖ−・は、ダイオードＤ１が導通したとき゛そＯ両端
電圧ｔ ＶＤとすればＶ４Ｂ（１＝ Ｖｏｗ ＋ Ｖｏ
”ｅある。
電圧が印加されてトランジスタＴｒＩがオン、 とな
〕マグネットＭｍＫ駆動電流が流れるとき、こＯトラン
ジスタＴｆｌのコレクタ電圧Ｖａ罵は非常に低く＊、ａ
、この結果ダイオードＤＩＫ抵抗ａＳを経由して電流が
流れる。εのＩＩＩＩ来比較器ＣＭＰＯ比歇入力電圧Ｖ
＠は、第！Ｉｔ（ｇ）のＶｇ・とな）、その基準電圧Ｖ
ｊよ〕もはるかに小さいものとなる。このため比較＠
ＣＭＰの出力電圧Ｖｃは高レベルとなる。なおヒζで前
記Ｖ−・は、ダイオードＤ１が導通したとき゛そＯ両端
電圧ｔ ＶＤとすればＶ４Ｂ（１＝ Ｖｏｗ ＋ Ｖｏ
”ｅある。
、 このようにしてトランジスタＴｒ１〜Ｔｒｓのう
ち１りで４オンとなってマグネットＭ１〜ＭｓＯ少〈と
４１ ′）Ｋ、駆動電流が流れるとき、比較器ＣＭＰＯ
出力電圧Ｔｃａ高レベルとなる喀それ故、比較器ＣＭＰ
Ｏ出力電圧を監視して（ドライバとしてのトランジスタ
Ｔｒｘ〜Ｔデ％０＝ルクタ電圧を監視する仁とになる）
、プリンタが非動作時にあるときトランジスタＴｆ”ｌ
〜Ｔｒ％が導通すれば異常状履であるので、その駆動電
源ｖＰｔオフＫ”ｔ、で、！グネッ）Ｍａｎムに障害に
もとづく電流が長時間流れること１−防止していた。
ち１りで４オンとなってマグネットＭ１〜ＭｓＯ少〈と
４１ ′）Ｋ、駆動電流が流れるとき、比較器ＣＭＰＯ
出力電圧Ｔｃａ高レベルとなる喀それ故、比較器ＣＭＰ
Ｏ出力電圧を監視して（ドライバとしてのトランジスタ
Ｔｒｘ〜Ｔデ％０＝ルクタ電圧を監視する仁とになる）
、プリンタが非動作時にあるときトランジスタＴｆ”ｌ
〜Ｔｒ％が導通すれば異常状履であるので、その駆動電
源ｖＰｔオフＫ”ｔ、で、！グネッ）Ｍａｎムに障害に
もとづく電流が長時間流れること１−防止していた。
しかし１がらζＯような回路では、トッｙジスタＴｒｌ
〜Ｔｒ襲Ｏうち故障を生じた４のが完全にプレータダウ
ンし九状履で故障してくれればそのチェックは簡単で−
るが１これらのトランジスタＴｒｓ〜Ｔｒｓ Ｏ故障が
＾−７・インビーメンス状曹での故障の場合に拡、！ダ
ネッ）Ｋ線駆動電流が流れるものの故障したトランジス
タのＶｏ ｍが大′！な値をもち、ζＯ結果Ｖ＠＞ＶＡ
となるような場合には、比較−ＣＭＰＯ出力電圧Ｖｅは
低レベルにあるので、こＯ＾−７・イシビーダンス状態
の故障を有効に検出すゐこ七はできない、勿論ダイオー
ドＤＩ”−Ｄ絡に４同様の故障が生じそ０両端電圧Ｖｏ
が大音〈なりて同様Ｏ舅象を生ずゐこともある。いずれ
ｋせよ、半導体素子のパラツキ中温度状態により Ｖａ
＞ｖｈＯ状態で故障が発生すればヒれを検出すゐことが
で１１１ｋくなる。この場合、ｖｊを充分高くして、例
えば駆動電１［ＶｐＯＩＩＥ ｊＥ ＋ ２４ Ｖｌ１
度Ｋｔｈばｔ。
〜Ｔｒ襲Ｏうち故障を生じた４のが完全にプレータダウ
ンし九状履で故障してくれればそのチェックは簡単で−
るが１これらのトランジスタＴｒｓ〜Ｔｒｓ Ｏ故障が
＾−７・インビーメンス状曹での故障の場合に拡、！ダ
ネッ）Ｋ線駆動電流が流れるものの故障したトランジス
タのＶｏ ｍが大′！な値をもち、ζＯ結果Ｖ＠＞ＶＡ
となるような場合には、比較−ＣＭＰＯ出力電圧Ｖｅは
低レベルにあるので、こＯ＾−７・イシビーダンス状態
の故障を有効に検出すゐこ七はできない、勿論ダイオー
ドＤＩ”−Ｄ絡に４同様の故障が生じそ０両端電圧Ｖｏ
が大音〈なりて同様Ｏ舅象を生ずゐこともある。いずれ
ｋせよ、半導体素子のパラツキ中温度状態により Ｖａ
＞ｖｈＯ状態で故障が発生すればヒれを検出すゐことが
で１１１ｋくなる。この場合、ｖｊを充分高くして、例
えば駆動電１［ＶｐＯＩＩＥ ｊＥ ＋ ２４ Ｖｌ１
度Ｋｔｈばｔ。
問題は改善で會るが、今度はζ０＊動電＊ｖｐｏ麦勤中
ノイズが侵入したと１１誤動作を生ずるという問題が存
撫すゐことＫｌｌ：る。
ノイズが侵入したと１１誤動作を生ずるという問題が存
撫すゐことＫｌｌ：る。
したがって零発Ｉｊｌ拡このような問題を改善するため
にドライバの電源から基準電圧會得る仁とによｐｉ［い
値の基準電圧を設定するとともｋ）４９イパの仁の駆動
電源電圧の駆動にも悪影響を受けないようｋしたファイ
ヤチェックａ―を提供することを目的とするｔのである
。そし°てこのために本発−０７アイヤチエツク回路で
杜゛、駆動；イルをオンオフ制御する半導体素子と電圧
比較手段と鋏電圧比較手段に基準−圧を付与する基準電
圧付与手段と前記半導体の動作状態に応動して駆動する
電圧と前記基準電圧とを前記比較手段にょ〕比較するよ
うにした７アイヤチ工ツク回路にシいて、前記基準電圧
を前記半導体素子に供給される駆動電源から定電圧素子
を介して付与すゐようｋしたことを特徴とする。
にドライバの電源から基準電圧會得る仁とによｐｉ［い
値の基準電圧を設定するとともｋ）４９イパの仁の駆動
電源電圧の駆動にも悪影響を受けないようｋしたファイ
ヤチェックａ―を提供することを目的とするｔのである
。そし°てこのために本発−０７アイヤチエツク回路で
杜゛、駆動；イルをオンオフ制御する半導体素子と電圧
比較手段と鋏電圧比較手段に基準−圧を付与する基準電
圧付与手段と前記半導体の動作状態に応動して駆動する
電圧と前記基準電圧とを前記比較手段にょ〕比較するよ
うにした７アイヤチ工ツク回路にシいて、前記基準電圧
を前記半導体素子に供給される駆動電源から定電圧素子
を介して付与すゐようｋしたことを特徴とする。
以下本発ＷＡの一実施例を５１３図にもとづき説明する
。
。
図中、第１図と同符号部は同一部分管示し、ｚＤはゼナ
ー・ダイオードｓ Ｒ４１ＲＩ ａ抵抗である。
ー・ダイオードｓ Ｒ４１ＲＩ ａ抵抗である。
ｇａｓと第１０とを比較して明らかなように、第３図に
示す本発明の一実施例においては、比較器ＣＭＰＫおけ
る基準電圧ｖｂＩをマグネツ） Ｍｘ・・・・・・Ｍｓ
（）駆動電源よりゼナーのダイオードＺＤ を介して供
給している。
示す本発明の一実施例においては、比較器ＣＭＰＫおけ
る基準電圧ｖｂＩをマグネツ） Ｍｘ・・・・・・Ｍｓ
（）駆動電源よりゼナーのダイオードＺＤ を介して供
給している。
し九がって比較器ＣＭＰＯ基準電圧Ｖｈｌは駆動電源Ｖ
Ｆからゼナー電圧Ｔｉｎｔ引い九ものとなる。そして各
トランジスタＴｒｉ〜Ｔｒｓがオフ状態のときはその比
較入力電圧Ｖｇ’は駆動電源ｖＰに近い値となり Ｖｓ
’ ＞ Ｖｈ’ （）ため比較器ＣＭＰ４Ｄ 出力電圧
Ｖｅ’ ハ低電圧Ｏものとなる。しかし、トランジスタ
Ｔｒｚ〜Ｔデｓ０１つ、例えばＴｒｉがオンになれば！
グネット脆に駆動電流が流れ、その両端電圧Ｗｂは、駆
動電源ＶｐからトランジスタＴｒｉのコレクタ・工電ツ
タ電圧Ｔｏ ｍを引いた、大きな値と′＆〉この結果Ｖ
ａ’ ＞ Ｖｈ’となる、かくしてトランジスタＴｒｉ
〜Ｔｒｓの少なくとも１つがオンとなればＶｇ’＜ Ｖ
Ｊ’となって比較器ＣＭＰの出力電圧Ｖｅｌは高電圧の
ものとなる・ この場合、ダイオードＤ１の両端電圧をＶＤとすれば、
％Ｖｓ’ Ｖｈ’ １−ＩＶｓ、 ＶＤ −Ｖ
ｓ＋ｏｌとなる。
Ｆからゼナー電圧Ｔｉｎｔ引い九ものとなる。そして各
トランジスタＴｒｉ〜Ｔｒｓがオフ状態のときはその比
較入力電圧Ｖｇ’は駆動電源ｖＰに近い値となり Ｖｓ
’ ＞ Ｖｈ’ （）ため比較器ＣＭＰ４Ｄ 出力電圧
Ｖｅ’ ハ低電圧Ｏものとなる。しかし、トランジスタ
Ｔｒｚ〜Ｔデｓ０１つ、例えばＴｒｉがオンになれば！
グネット脆に駆動電流が流れ、その両端電圧Ｗｂは、駆
動電源ＶｐからトランジスタＴｒｉのコレクタ・工電ツ
タ電圧Ｔｏ ｍを引いた、大きな値と′＆〉この結果Ｖ
ａ’ ＞ Ｖｈ’となる、かくしてトランジスタＴｒｉ
〜Ｔｒｓの少なくとも１つがオンとなればＶｇ’＜ Ｖ
Ｊ’となって比較器ＣＭＰの出力電圧Ｖｅｌは高電圧の
ものとなる・ この場合、ダイオードＤ１の両端電圧をＶＤとすれば、
％Ｖｓ’ Ｖｈ’ １−ＩＶｓ、 ＶＤ −Ｖ
ｓ＋ｏｌとなる。
したがってトランジスタが故障してハーフ・インピーダ
ンス状態になってそのコレクタ電圧Ｖａ ｍがかな〕大
きな値を示しても、基準電圧ｖｊＩが大きな電圧の駆動
電＊ｖｐからゼナー電圧ＶＩＤを引いた値である、前記
ハーフ・インピーダンス状態でのコレクタ電圧ｖＯＩ！
よりはるかに大きな値にあるので、比較器ＣＭＰはこの
ハーフ・インピーダンス状態でのトランジスタの導通状
態ｔ４検出して高電圧出力を発生し、これを報知するこ
とができる。
ンス状態になってそのコレクタ電圧Ｖａ ｍがかな〕大
きな値を示しても、基準電圧ｖｊＩが大きな電圧の駆動
電＊ｖｐからゼナー電圧ＶＩＤを引いた値である、前記
ハーフ・インピーダンス状態でのコレクタ電圧ｖＯＩ！
よりはるかに大きな値にあるので、比較器ＣＭＰはこの
ハーフ・インピーダンス状態でのトランジスタの導通状
態ｔ４検出して高電圧出力を発生し、これを報知するこ
とができる。
ノイズ等の侵入により駆動電源Ｖ、の電圧が変動しても
、との変動に応じて比較器ＣＭＰの基準電圧Ｖｈｌも変
動することになるのでこのようなノイズの侵入等による
電源電圧がありてもこれによ）誤動作するようなことは
ない。
、との変動に応じて比較器ＣＭＰの基準電圧Ｖｈｌも変
動することになるのでこのようなノイズの侵入等による
電源電圧がありてもこれによ）誤動作するようなことは
ない。
以上説明の如く本発１ｊｉＫよれば、基準電圧を高く選
定できるのでトランジスタのハーフ・インピーダンス状
態のよう壜その；レクタ電圧Ｖａ ｍのパラツキによる
影響は受けず、を九、ノイズＯ“侵入その他によシミ源
電圧が変動してもこれによル誤動作を生ずる仁とはない
・
定できるのでトランジスタのハーフ・インピーダンス状
態のよう壜その；レクタ電圧Ｖａ ｍのパラツキによる
影響は受けず、を九、ノイズＯ“侵入その他によシミ源
電圧が変動してもこれによル誤動作を生ずる仁とはない
・
第１図は従来の７アイヤチ工ツク回路、第８図はその動
作説明図、第３図は本発＠〇一実施例構成図である。 図中、ＣＭＰは比較器ｓ Ｍｕ〜４はマグネット、Ｔｒ
１〜Ｔｒｓはトランジスタ、Ｄ１〜ｈはダイオード、脂
、Ｒ雪、Ｒｓ＊ＲａｅＲｓは抵抗をそれぞれ示す。 特許出願人 富士通１株式金社 代理人 弁理士 山谷晧粂 才１ 図
作説明図、第３図は本発＠〇一実施例構成図である。 図中、ＣＭＰは比較器ｓ Ｍｕ〜４はマグネット、Ｔｒ
１〜Ｔｒｓはトランジスタ、Ｄ１〜ｈはダイオード、脂
、Ｒ雪、Ｒｓ＊ＲａｅＲｓは抵抗をそれぞれ示す。 特許出願人 富士通１株式金社 代理人 弁理士 山谷晧粂 才１ 図
Claims (1)
- （η 駆動＝イルをオンオフ制御する半導体素子と電圧
比較手段と腋電圧比較手ＲＫ基準電圧を付与すゐ基準電
圧付与手段と前記半導体の動作状態に応動して変動する
電圧と前記基準電圧とを前記比較手段により比較するよ
５にした７アイヤチ工ツク回路において、前記基準電圧
を前記半導体素子に供給される駆動電源から定電圧素子
を介して付与するモうｋしたことを特徴とするファイブ
チェック回路・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152522A JPS5853771A (ja) | 1981-09-25 | 1981-09-25 | フアイヤチエツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152522A JPS5853771A (ja) | 1981-09-25 | 1981-09-25 | フアイヤチエツク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853771A true JPS5853771A (ja) | 1983-03-30 |
Family
ID=15542272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152522A Pending JPS5853771A (ja) | 1981-09-25 | 1981-09-25 | フアイヤチエツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853771A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204003A (ja) * | 1984-03-27 | 1985-10-15 | Mitsubishi Electric Corp | 制御システム |
| JPS6422561A (en) * | 1987-07-01 | 1989-01-25 | Printronix Inc | Protective circuit of magnetic type hammer actuator for printer and drive for said actuator |
-
1981
- 1981-09-25 JP JP56152522A patent/JPS5853771A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204003A (ja) * | 1984-03-27 | 1985-10-15 | Mitsubishi Electric Corp | 制御システム |
| JPS6422561A (en) * | 1987-07-01 | 1989-01-25 | Printronix Inc | Protective circuit of magnetic type hammer actuator for printer and drive for said actuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322769A (en) | Electric switch operation monitoring circuitry | |
| JPS5853771A (ja) | フアイヤチエツク回路 | |
| JPS58179571A (ja) | パルスア−ク溶接機 | |
| US6212051B1 (en) | Pulse-width modulator current limiter | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| JPS6247092Y2 (ja) | ||
| US5331285A (en) | Resistively programmable interface for an analog device | |
| JPH0233210B2 (ja) | ||
| JP2739166B2 (ja) | モーター駆動装置の制御方法 | |
| JP2728815B2 (ja) | プリントヘッド駆動回路の疑似負荷装置 | |
| JP2002067792A (ja) | ヘッドランプＨｉ制御における負荷ラインショート検出装置 | |
| KR910007515Y1 (ko) | 프린터 헤드 구동회로 | |
| JPS6013559A (ja) | 容量性負荷の駆動回路 | |
| JPH0411048B2 (ja) | ||
| JP2568857Y2 (ja) | 直流安定化回路 | |
| JPH02301802A (ja) | 負荷故障検出回路 | |
| JPS6145542Y2 (ja) | ||
| JPS608658B2 (ja) | 動作表示機能を備える２線式近接スイツチ | |
| JP4053618B2 (ja) | 点灯装置 | |
| JPH0469251A (ja) | 印字ヘッド駆動回路 | |
| JPH0413682Y2 (ja) | ||
| JPH0594633A (ja) | レーザダイオードの保護回路 | |
| JPS6171616A (ja) | コンデンサのエ−ジング装置 | |
| JPS62196014A (ja) | 負荷制御方式 | |
| JPH04296567A (ja) | プリンタ印字ヘッド焼損防止装置 |