JP2568857Y2 - 直流安定化回路 - Google Patents

直流安定化回路

Info

Publication number
JP2568857Y2
JP2568857Y2 JP2370992U JP2370992U JP2568857Y2 JP 2568857 Y2 JP2568857 Y2 JP 2568857Y2 JP 2370992 U JP2370992 U JP 2370992U JP 2370992 U JP2370992 U JP 2370992U JP 2568857 Y2 JP2568857 Y2 JP 2568857Y2
Authority
JP
Japan
Prior art keywords
circuit
output transistor
output
state
overheat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2370992U
Other languages
English (en)
Other versions
JPH0584184U (ja
Inventor
友広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2370992U priority Critical patent/JP2568857Y2/ja
Publication of JPH0584184U publication Critical patent/JPH0584184U/ja
Application granted granted Critical
Publication of JP2568857Y2 publication Critical patent/JP2568857Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は過熱状態からの保護を行
う過熱遮断保護機能を備えた直流安定化回路に関する。
【0002】
【従来の技術】従来の技術について図4乃至図7を参照
して説明する。図4は従来例による直流安定化回路のブ
ロック図、図5は図4の各部波形図、図6は他の従来例
による直流安定化回路のブロック図、図7は図6の回路
信号波形図である。
【0003】まず図4の従来例について説明する。
【0004】図中、1はチョッパ型の直流安定化素子で
あり、この素子の次段に接続されるコイル2,抵抗3,
4,ダイオード5,コンデンサ6により降圧型の回路構
成となっている。また、12は出力トランジスタであ
る。
【0005】以上の回路構成において、まず、出力電圧
0を抵抗3,4により分圧した電圧と基準電圧7とを
誤差増幅器8により誤差増幅し、そして三角波発信器9
とコンパレータ10によりパルス幅変調し、その変調さ
れた信号により論理素子11を介して出力トランジスタ
12を制御する。出力トランジスタ12がONの時はV
INから出力トランジスタ12、コイル2へと電流が流れ
コイル2にエネルギーを蓄えると共に負荷13に電流を
供給し、出力トランジスタ12がオフの時はコイル2に
蓄えてあったエネルギーをダイオード5を介して放出し
0を一定に保つ。
【0006】また、負荷13が接続されていない時など
は消費電流低減のため、論理素子11のオンオフ端子1
4を“L”レベルにすることにより出力トランジスタ1
2をOFF状態に保ちV0を遮断する。つまり、ここで
論理素子11は外部操作により出力トランジスタ12を
断続するオンオフ機能部としての動作も行う。
【0007】また、直流安定化素子1が過熱した場合、
過熱検出回路15により過熱状態を検出し“L”を発生
し出力トランジスタ12をOFF状態にしてV0を遮断
し、温度が下がると過熱検出回路15が“H”を出力し
パルス幅制御により出力トランジスタ12を制御し出力
信号をV0に発生する。
【0008】以上のような回路動作の際の各部信号波形
は、例えば図5(a)乃至(e)に示すようになる。
【0009】また、図5(a)は直流安定化素子1内の
信号波形図で、誤差増幅器8の出力信号及び発信器9の
出力信号を示している。
【0010】また、図5(b)乃至(e)はそれぞれ、
コンパレータ10の出力信号、ON/OFF入力部14
の信号、過熱検出回路15の出力信号、出力トランジス
タ12の出力信号である。
【0011】次に、図6を参照して他の従来例について
説明する。なお、図4に示す従来例と同一機能部分には
同一記号を付している。
【0012】図6中、16がチョッパ型安定化素子であ
り、基本的な動作は図1の例と同じくパルス幅変調にて
出力トランジスタ12を制御する動作であるが、過電流
保護の方式が図4に示した場合と異なっている。
【0013】図6において、コンパレータ10によりパ
ルス幅変調された信号は論理素子17を介して他の論理
素子18に入力されている。論理素子17及び18によ
って外部操作によって出力トランジスタ12が断続され
るオンオフ機能部が構成されている。19は論理素子1
7のオンオフ端子である。
【0014】また、過熱検出回路15の出力は過熱検出
状態を保持するフリップフロップ回路20を介して論理
素子18に接続されている。21はフリップフロップ介
して20による過熱検出状態の保持を解除するリセット
端子である。
【0015】以上の構成において、過熱検出回路15に
て過熱を検出すると通常“H”出力のリセット優先のフ
リップフロップ20のリセット入力が入り“L”出力と
なり論理素子18を介して出力トランジスタ12をオフ
状態にしV0を遮断する。この状態を解除するには温度
が下がった後にフリップフロップ20のリセット端子2
1を“H”にしないと通常動作に復帰しない。
【0016】上記した回路動作の各部信号波形は、例え
ば図7(a)乃至(f)に示すようになる。
【0017】図7(a)は直流安定素子16内の信号波
形図で、誤差増幅器8の出力信号及び発振器9の出力信
号を示している。また、図5(b)乃至(f)はそれぞ
れそ、コンパレータ10の出力信号、ON/OFF入力
部14の入力信号、過熱検出回路15の出力信号、リセ
ット端子21の入力信号、出力トランジスタ12の出力
信号である。
【0018】
【考案が解決しようとする課題】ところで、前記図4の
例の従来技術の過熱検出回路では温度が下がると自動的
に復帰する為、直流安定化素子1のVINを遮断するか負
荷13が軽くならないかぎり復帰、遮断を繰り返し直流
安定化素子1が高温状態に保れて信頼性上良くない。
【0019】又、図6の例の従来技術の過熱保護回路で
は温度が下がってもリセット端子21よりリセット入力
しないと復帰しない為、復帰、遮断を繰り返し高温状態
が保たれることはないが、リセット用の端子が別途必要
となり端子数の増加となる。
【0020】そこで本考案の目的は、自動的に遮断復帰
を繰り返すことが無く、しかも端子数の少ない直流安定
化回路を提供することにある。
【0021】
【課題を解決するための手段】前記目的を達成するため
に本考案は、入出力間に接続された出力トランジスタ
と、該出力トランジスタを断続するオンオフ機能部と、
過熱状態を検知して前記出力トランジスタをオフする過
熱検出回路と、該オフ状態を保持する過熱検出保持部と
を備えてなる直流安定化回路において、前記オンオフ機
能部の入力部のオンオフ端子と、前記過熱検出保持部に
よる前記出力トランジスタのオフ状態解除のために前記
過熱検出保持部に設けられたリセット端子とを共通接続
してなることを特徴とする。
【0022】
【作用】本考案による直流安定化回路は、前述のように
過熱状態を検知して出力トランジスタの出力を遮断する
過熱検出回路と遮断状態を保持する過熱検出保持部を有
しているので、過熱状態から温度が下がった場合に再び
出力トランジスタがONし素子が高温状態のまま保たれ
てしまうという問題は生じない。
【0023】そして、過熱検出回路による出力遮断状態
の解除のために過熱検出保持部に設けられたリセット端
子とオンオフ機能部のオンオフ端子とを共通接続してい
るので端子数を従来より低減できる。
【0024】
【実施例】本考案の一実施例について、図1及び図2を
参照して説明する。
【0025】図1は本実施例による直流安定化回路のブ
ロック図、図2は図1の各部信号波形図である。
【0026】なお、図4及び図6に示す従来例と同一機
能部分には同一記号を付している。
【0027】本実施例の直流安定化回路は、図1に示す
様に16’が本考案の保護回路を使ったチョッパ型直流
安定化素子であり、この後段に接続されるコイル2、抵
抗3,4、ダイオード5、コンデンサ6により降圧型構
成の回路となっている。このチョッパ型直流安定化素子
16’は、後述するように論理素子17へのオンオフ端
子19と過熱検出保持部であるフリップフロップ回路2
0のリセット端子21とを共通接続した共用端子22が
設けられている。
【0028】この構成において、V0の電圧抵抗3,4
に分圧した電圧と基準電圧7とを誤差増幅器8により誤
差増幅し、そして三角波発振器9とコンパレータ10に
よりパルス幅変調しその変調された信号により出力トラ
ンジスタ12を制御する。出力トランジスタ12がオン
状態の時はVINから出力トランジスタ12、コイル2へ
電流が流れると共に負荷に電流を供給する。またこの時
コイル2にエネルギーが蓄えられ出力トランジスタ12
がオフ状態の時にコイル2に蓄えられていたエネルギー
がダイオード5を介して放出されV0の電圧を一定に保
つ。
【0029】そしてオンオフ、リセット共用端子22を
“H”レベルするとV0に電圧が発生し“L”レベルで
はV0は遮断モードとなっている。また、過熱検出回路
15に過熱を検出するとリセット優先のフリップフロッ
プ回路20にリセット入力が入り出力が“L”となり出
力トランジスタ12をオフ状態とし、V0を遮断する。
0を遮断することにより発熱が減り温度が低いところ
で直流安定化素子21の温度が保たれ、オンオフ、リセ
ット共用端子22をいったん“L”にし、再度“H”に
しない限りこの状態は保たれ続ける。
【0030】上記した回路動作の各部信号波形は、例え
ば図2(a)乃至(e)に示すとおりである。
【0031】図2(a)は直流安定化素子21の信号波
形図で、誤差増幅器8の出力信号及び発振器9の出力信
号を示している。
【0032】また、図2(b)乃至(e)はそれぞれ、
コンパレータ10の出力信号、オンオフ、リセット共用
端子22の入力信号、過熱検出回路15の出力信号、出
力トランジスタ12の出力信号である。
【0033】以上のような構成によれば、過熱状態から
温度が下がった場合に再び出力トランジスタ12がON
することはない。つまり従来の問題点のように直流安定
化素子16’が過熱状態に迄は達しないが高温状態のま
まで保持されてしまう、という問題は生じない。
【0034】また、論理素子17のオンオフ端子とフリ
ップフロップ回路20のリセット端子21とを共通接続
しているので、従来より端子数を低減できる。
【0035】図3は本考案の他の実施例による直流安定
化回路のブロック図である。本実施例は本考案ドロッパ
型直流安定化回路に通用した例を示すものである。
【0036】本実施例においても、オンオフ機能部とし
て動作する論理素子27の一端に接続されたフリップフ
ロップ20のリセット端子と、論理素子27の他端に接
続されるオンオフ端子とを共通接続した共用端子25を
設けている。本実施例は上記構成において、V0を抵抗
3,4分圧し、その電圧と基準電圧7とを誤差増幅器8
により誤差増幅し、その電圧に応じた電流をトランジス
タ23に供給し出力用トランジスタ12のベース電流を
引き込む。過熱検出回路15にて検出するとリセット優
先のフリップフロップ20のリセット入力に“H”が入
力され出力が“L”となり出力用トランジスタ12をO
FFにしトランジスタ24のベース電流を遮断OFFに
し過熱遮断保護モードとなる。温度が下がった後通常
“H”となっている共用端子25を“L”にしさらに
“H”とすることにより遮断モードから解除される。
【0037】上記実施例においても、図1の実施例と同
様端子数の低減を図れ有用である。
【0038】なお、図1乃至図3の実施例においては、
過熱遮断保持部としてRSフリップフロップを使用した
ものを示しているが、過熱遮断状態をラッチ可能で、し
かもリセット端子を有する回路ならばこれ以外の直流安
定化回路にも本考案を適用できることは言うまでもな
い。
【0039】
【考案の効果】以上説明したように本考案による直流安
定化素子によれば、過熱状態検知後に温度が下がって
も、リセットしない限り素子が再度オンすることがなく
高温状態で放置されず、しかも端子数の低減を図れる。
【図面の簡単な説明】
【図1】本考案の一実施例による直流安定化回路の回路
図である。
【図2】(a)乃至(e)は図1の各部信号波形図であ
る。
【図3】本考案の他の実施例による直流安定化回路の回
路図である。
【図4】従来例による直流安定化回路の回路図である。
【図5】(a)乃至(e)は図4の各部信号波形図であ
る。
【図6】他の従来例による直流安定化回路の回路図であ
る。
【図7】(a)乃至(f)は図6の各部信号波形図であ
る。
【符号の説明】
12 出力トランジスタ 15 過熱検出回路 19 オンオフ端子 20 過熱検出保持部(RSフリップフロップ) 21 リセット端子

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 入出力間に接続された出力トランジスタ
    と、該出力トランジスタを断続するオンオフ機能部と、
    過熱状態を検知して前記出力トランジスタをオフする過
    熱検出回路と、該オフ状態を保持する過熱検出保持部と
    を備えてなる直流安定化回路において、 前記オンオフ機能部の入力部のオンオフ端子と、前記過
    熱検出保持部による前記出力トランジスタのオフ状態解
    除のために前記過熱検出保持部に設けられたリセット端
    子とを共通接続してなることを特徴とする直流安定化回
    路。
JP2370992U 1992-04-14 1992-04-14 直流安定化回路 Expired - Fee Related JP2568857Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2370992U JP2568857Y2 (ja) 1992-04-14 1992-04-14 直流安定化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2370992U JP2568857Y2 (ja) 1992-04-14 1992-04-14 直流安定化回路

Publications (2)

Publication Number Publication Date
JPH0584184U JPH0584184U (ja) 1993-11-12
JP2568857Y2 true JP2568857Y2 (ja) 1998-04-15

Family

ID=12117884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2370992U Expired - Fee Related JP2568857Y2 (ja) 1992-04-14 1992-04-14 直流安定化回路

Country Status (1)

Country Link
JP (1) JP2568857Y2 (ja)

Also Published As

Publication number Publication date
JPH0584184U (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
JPH0260463A (ja) 電気抵抗の消費電力を制御する回路
US6570369B2 (en) Regulator with integratable pulse drive signal
JP3751099B2 (ja) 電源回路
US5796280A (en) Thermal limit circuit with built-in hysteresis
JP2568857Y2 (ja) 直流安定化回路
US7466568B2 (en) Switching power supply circuit
JPH0569964U (ja) レーザダイオード発光装置の突入電流防止回路
JP3469172B2 (ja) チョッパ型レギュレータ
JPH0727421B2 (ja) 直流電源回路
JPS6111610Y2 (ja)
JP2000175345A (ja) 過電流保護回路装置
JP2000112540A (ja) 直流安定化電源装置
JP2575458Y2 (ja) メモリのリセット回路
JP2940825B2 (ja) Pwm回路
JP2566786Y2 (ja) 電源装置の負荷回路
JPH0428185Y2 (ja)
JPS63239368A (ja) 内燃機関点火装置
JPH0587614U (ja) 直流安定化回路
JPS59220073A (ja) スイツチング電源制御回路
JP2607013Y2 (ja) 過電流保護装置
JPH0422571Y2 (ja)
JPH03870Y2 (ja)
KR950002408Y1 (ko) 타이밍 딜레이회로
SU1185319A1 (ru) "ctaбилизatop пoctoяhhoгo haпpяжehия"
JP2000078742A (ja) 地絡保護回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees