JPH0233210B2 - - Google Patents
Info
- Publication number
- JPH0233210B2 JPH0233210B2 JP57017221A JP1722182A JPH0233210B2 JP H0233210 B2 JPH0233210 B2 JP H0233210B2 JP 57017221 A JP57017221 A JP 57017221A JP 1722182 A JP1722182 A JP 1722182A JP H0233210 B2 JPH0233210 B2 JP H0233210B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power
- resistor
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、パワー・トランジスタを含むと共
に、電源投入時に電源電圧が確立するまでパワ
ー・トランジスタのベースを低電位としてパワ
ー・トランジスタをオフするように構成されたモ
ータやコイル等の高電位、大電流のドライブ回路
において、パワー・トランジスタのコレクタ―ベ
ース間シヨートで且つベース―エミツタ間オープ
ンの故障を確実に検出できるようにしたトランジ
スタの異常検出方式に関するものである。
に、電源投入時に電源電圧が確立するまでパワ
ー・トランジスタのベースを低電位としてパワ
ー・トランジスタをオフするように構成されたモ
ータやコイル等の高電位、大電流のドライブ回路
において、パワー・トランジスタのコレクタ―ベ
ース間シヨートで且つベース―エミツタ間オープ
ンの故障を確実に検出できるようにしたトランジ
スタの異常検出方式に関するものである。
第１図は従来のドツト・プリンタ装置における
ドライブ回路の１例を示す図であつて、１と２は
ダーリントン型のパワー・トランジスタ、３と４
は抵抗、５と６はダイオード、７と８は印字ピン
を駆動するための駆動マグネツト、９はリレー接
点、１０と１１は抵抗、VHとVLは電源、I1とI2は
入力信号をそれぞれ示している。電源VHは例え
ば36ボルトであり、電源VLは例えば５ボルトで
ある。入力信号I1が低レベルであると、パワー・
トランジスタ１はオフ状態を保つ。入力信号I1が
高レベルになると、パワー・トランジスタ１はオ
ンし、駆動マグネツト７に電源が流れる。これに
より、駆動マグネツト７に対応する印字ピン（図
示せず）が駆動される。パワー・トランジスタ２
側も同様な動作を行う。電源投入時には、図示し
ないリレーが付勢され、リレー接点９が閉じる。
リレー接点９は電源電圧が所望の電圧値になる
と、オフする。リレー接点が閉じていると、パワ
ー・トランジスタ１，２はオンすることはない。
電源電圧が不安定の期間、リレー接点９を閉じる
ことにより、電源投入／切断時の動作が保証され
る。
ドライブ回路の１例を示す図であつて、１と２は
ダーリントン型のパワー・トランジスタ、３と４
は抵抗、５と６はダイオード、７と８は印字ピン
を駆動するための駆動マグネツト、９はリレー接
点、１０と１１は抵抗、VHとVLは電源、I1とI2は
入力信号をそれぞれ示している。電源VHは例え
ば36ボルトであり、電源VLは例えば５ボルトで
ある。入力信号I1が低レベルであると、パワー・
トランジスタ１はオフ状態を保つ。入力信号I1が
高レベルになると、パワー・トランジスタ１はオ
ンし、駆動マグネツト７に電源が流れる。これに
より、駆動マグネツト７に対応する印字ピン（図
示せず）が駆動される。パワー・トランジスタ２
側も同様な動作を行う。電源投入時には、図示し
ないリレーが付勢され、リレー接点９が閉じる。
リレー接点９は電源電圧が所望の電圧値になる
と、オフする。リレー接点が閉じていると、パワ
ー・トランジスタ１，２はオンすることはない。
電源電圧が不安定の期間、リレー接点９を閉じる
ことにより、電源投入／切断時の動作が保証され
る。
ところで、トランジスタは所定の故障率で故障
する。パワー・トランジスタのコレクタ―エミツ
タ間のシヨートが生ずると、大電流が流れるの
で、この故障は比較的に簡単に検出することが出
来る。しかし、パワー・トランジスタにコレクタ
―ベース間シヨートで且つベース―エミツタ間オ
ープンの故障が生じても、流れる電流は小さいの
で、この種の故障は検出できない。しかし、この
種の故障が生ずると、抵抗３又は４などが焼損す
るおそれがある。
する。パワー・トランジスタのコレクタ―エミツ
タ間のシヨートが生ずると、大電流が流れるの
で、この故障は比較的に簡単に検出することが出
来る。しかし、パワー・トランジスタにコレクタ
―ベース間シヨートで且つベース―エミツタ間オ
ープンの故障が生じても、流れる電流は小さいの
で、この種の故障は検出できない。しかし、この
種の故障が生ずると、抵抗３又は４などが焼損す
るおそれがある。
本発明は、上記の考察に基づくものであつて、
パワー・トランジスタを含むと共に電源投入時に
電源電圧が確立するまでパワー・トランジスタの
ベースを低レベルにしてパワー・トランジスタを
オフするように構成されたドライブ回路におい
て、トランジスタのコレクタ―エミツタ間シヨー
トかつベース―エミツタ間オープンの故障を確実
に検出できるようにしたトランジスタの異常検出
方式を提供することを目的としている。
パワー・トランジスタを含むと共に電源投入時に
電源電圧が確立するまでパワー・トランジスタの
ベースを低レベルにしてパワー・トランジスタを
オフするように構成されたドライブ回路におい
て、トランジスタのコレクタ―エミツタ間シヨー
トかつベース―エミツタ間オープンの故障を確実
に検出できるようにしたトランジスタの異常検出
方式を提供することを目的としている。
そしてそのため、本発明のトランジスタの異常
検出方式は、 ベースが低レベルのときオフし、ベースが高レ
ベルのときオンする複数のパワー・トランジスタ
１，２と、 それぞれが上記複数のパワー・トランジスタ
１，２のコレクタに接続された複数の負荷７，８
と、高電位の電源VHと、 上記複数の負荷７，８と上記高電位の電源VH
との間に設けられた開閉手段１４と、 低電位の電源VLと、 上記各パワー・トランジスタ７，８のベースと
低電位の電源VLとの間に設けられた複数の抵抗
３，４と、 基準電位源GNDと、 上記各パワー・トランジスタ７，８のエミツタ
と上記基準電位源GNDを接続する手段と、 一端が抵抗１１を介して上記基準電位源GND
に接続され、他端が他の抵抗１０を介して上記低
電位の電源VLに接続された信号線と、 上記各パワー・トランジスタ７，８のベースに
陽極が接続され且つ上記信号線に陰極が接続され
た複数のダイオード５，６と、 電源電圧が確立していないときは上記信号線の
抵抗１１の両端をシヨートし且つ電源電圧が確立
しているときには該抵抗１１の両端をオープンす
る手段９と、 を有するドライブ回路において、 上記信号線上の電位を設定値と比較する比較回
路１２と、 該比較回路１２が上記信号線上の電位が設定値
より大きいことを検出したとき上記開閉手段１４
をオープンする手段１３と を設けたことを特徴とするものである。
検出方式は、 ベースが低レベルのときオフし、ベースが高レ
ベルのときオンする複数のパワー・トランジスタ
１，２と、 それぞれが上記複数のパワー・トランジスタ
１，２のコレクタに接続された複数の負荷７，８
と、高電位の電源VHと、 上記複数の負荷７，８と上記高電位の電源VH
との間に設けられた開閉手段１４と、 低電位の電源VLと、 上記各パワー・トランジスタ７，８のベースと
低電位の電源VLとの間に設けられた複数の抵抗
３，４と、 基準電位源GNDと、 上記各パワー・トランジスタ７，８のエミツタ
と上記基準電位源GNDを接続する手段と、 一端が抵抗１１を介して上記基準電位源GND
に接続され、他端が他の抵抗１０を介して上記低
電位の電源VLに接続された信号線と、 上記各パワー・トランジスタ７，８のベースに
陽極が接続され且つ上記信号線に陰極が接続され
た複数のダイオード５，６と、 電源電圧が確立していないときは上記信号線の
抵抗１１の両端をシヨートし且つ電源電圧が確立
しているときには該抵抗１１の両端をオープンす
る手段９と、 を有するドライブ回路において、 上記信号線上の電位を設定値と比較する比較回
路１２と、 該比較回路１２が上記信号線上の電位が設定値
より大きいことを検出したとき上記開閉手段１４
をオープンする手段１３と を設けたことを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。
第２図は本発明の１実施例の電気回路図であ
る。第２図において、１２は比較回路、１３はパ
ワー・トランジスタ、１４は接点付きヒユーズ、
１５と１６は抵抗をそれぞれ示している。なお、
第１図と同一符号は同一物を示している。
る。第２図において、１２は比較回路、１３はパ
ワー・トランジスタ、１４は接点付きヒユーズ、
１５と１６は抵抗をそれぞれ示している。なお、
第１図と同一符号は同一物を示している。
接点付きヒユーズ１４は、ヒユーズが切れてい
ないときは接点を閉じ、ヒユーズが切断されると
接点を開くものである。接点付きヒユーズ１４の
ヒユーズが切れていないときは、電源電圧VHが
パワー・トランジスタ１，２のコレクタに印加さ
れる。いま仮りにパワー・トランジスタ１にエミ
ツタ―コレクタ間シヨートかつベース―エミツタ
間オープンの故障が発生したとすると、パワー・
トランジスタ１のベース電位は上昇し、これに応
じて抵抗１１の上端の電位も上昇する。抵抗１１
の上端の電位も上昇する。抵抗１１の上端電圧は
比較回路１２の＋側入力端子に印加され、この電
圧が設定値よりも大きくなると、比較回路１２は
高レベル信号を出力する。比較回路１２が高レベ
ル信号を出力すると、パワー・トランジスタ１３
がオンし、接点付きヒユーズ１４のヒユーズが切
断され、その接点が開く。なお、以上の実施例で
は接点付きヒユーズを用いているが、コレクタ―
エミツタ間シヨートかつベース・エミツタ間オー
プンの故障が発生した時、これをフリツプ・フロ
ツプで記憶し、フリツプ・フロツプによつて電磁
開閉器などを動作させ、電源電圧VHがパワー・
トランジスタ１，２のコレクタに印加されないよ
うにしても良い。
ないときは接点を閉じ、ヒユーズが切断されると
接点を開くものである。接点付きヒユーズ１４の
ヒユーズが切れていないときは、電源電圧VHが
パワー・トランジスタ１，２のコレクタに印加さ
れる。いま仮りにパワー・トランジスタ１にエミ
ツタ―コレクタ間シヨートかつベース―エミツタ
間オープンの故障が発生したとすると、パワー・
トランジスタ１のベース電位は上昇し、これに応
じて抵抗１１の上端の電位も上昇する。抵抗１１
の上端の電位も上昇する。抵抗１１の上端電圧は
比較回路１２の＋側入力端子に印加され、この電
圧が設定値よりも大きくなると、比較回路１２は
高レベル信号を出力する。比較回路１２が高レベ
ル信号を出力すると、パワー・トランジスタ１３
がオンし、接点付きヒユーズ１４のヒユーズが切
断され、その接点が開く。なお、以上の実施例で
は接点付きヒユーズを用いているが、コレクタ―
エミツタ間シヨートかつベース・エミツタ間オー
プンの故障が発生した時、これをフリツプ・フロ
ツプで記憶し、フリツプ・フロツプによつて電磁
開閉器などを動作させ、電源電圧VHがパワー・
トランジスタ１，２のコレクタに印加されないよ
うにしても良い。
以上の説明から明らかなように、本発明によれ
ば、既存のドライブ回路に僅かな部品を追加する
だけで、トランジスタのエミツタ―コレクタ間シ
ヨートかつベース―エミツタ間オープンの故障を
高速でしかも確実に検出することができる。
ば、既存のドライブ回路に僅かな部品を追加する
だけで、トランジスタのエミツタ―コレクタ間シ
ヨートかつベース―エミツタ間オープンの故障を
高速でしかも確実に検出することができる。
第１図は従来のドツト・プリンタ装置における
ドライブ回路の１例を示す図、第２図は本発明の
１実施例の電気回路である。 １と２……ダーリントン型のパワー・トランジ
スタ、３と４……抵抗、５と６……ダイオード、
７と８……印字ピンを駆動するための駆動マグネ
ツト、９……リレー接点、１０と１１……抵抗、
VHとVL……電源、I1とI2……入力信号、１２……
比較回路、１３……パワー・トランジスタ、１４
……接点付きヒユーズ、１５と１６……抵抗。
ドライブ回路の１例を示す図、第２図は本発明の
１実施例の電気回路である。 １と２……ダーリントン型のパワー・トランジ
スタ、３と４……抵抗、５と６……ダイオード、
７と８……印字ピンを駆動するための駆動マグネ
ツト、９……リレー接点、１０と１１……抵抗、
VHとVL……電源、I1とI2……入力信号、１２……
比較回路、１３……パワー・トランジスタ、１４
……接点付きヒユーズ、１５と１６……抵抗。
Claims (1)
- 【特許請求の範囲】 １ ベースが低レベルのときオフし、ベースが高
レベルのときオンする複数のパワー・トランジス
タ１，２と、 それぞれが上記複数のパワー・トランジスタ
１，２のコレクタに接続された複数の負荷７，８
と、 高電位の電源VHと、 上記複数の負荷７，８と上記高電位の電源VH
との間に設けられた開閉手段１４と、 低電位の電源VLと、 上記各パワー・トランジスタ７，８のベースと
低電位の電源VLとの間に設けられた複数の抵抗
３，４と、 基準電位源GNDと、 上記各パワー・トランジスタ７，８のエミツタ
と上記基準電位源GNDを接続する手段と、 一端が抵抗１１を介して上記基準電位源GND
に接続され、他端が他の抵抗１０を介して上記低
電位の電源VLに接続された信号線と、 上記各パワー・トランジスタ７，８のベースに
陽極が接続され且つ上記信号線に陰極が接続され
た複数のダイオード５，６と、 電源電圧が確立していないときは上記信号線の
抵抗１１の両端をシヨートし且つ電源電圧が確立
しているときには該抵抗１１の両端をオープンす
る手段９と、 を有するドライブ回路において、 上記信号線上の電位を設定値と比較する比較回
路１２と、 該比較回路１２が上記信号線上の電位が設定値
より大きいことを検出したとき上記開閉手段１４
をオープンする手段１３と を設けたことを特徴とするトランジスタの異常検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017221A JPS58134529A (ja) | 1982-02-05 | 1982-02-05 | トランジスタの異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57017221A JPS58134529A (ja) | 1982-02-05 | 1982-02-05 | トランジスタの異常検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58134529A JPS58134529A (ja) | 1983-08-10 |
| JPH0233210B2 true JPH0233210B2 (ja) | 1990-07-26 |
Family
ID=11937883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57017221A Granted JPS58134529A (ja) | 1982-02-05 | 1982-02-05 | トランジスタの異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134529A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373064A (ja) * | 1986-09-16 | 1988-04-02 | サンデン株式会社 | 冷凍機用圧縮機の保護装置 |
| JPH061892B2 (ja) * | 1986-10-13 | 1994-01-05 | 三菱電機株式会社 | 負荷開閉装置の保護回路 |
| JPH061893B2 (ja) * | 1986-10-13 | 1994-01-05 | 三菱電機株式会社 | 負荷開閉装置の保護回路 |
| JP2018176697A (ja) * | 2017-04-21 | 2018-11-15 | キヤノン株式会社 | 液体吐出ヘッドのヒューズ部の切断方法、液体吐出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5531649A (en) * | 1978-08-28 | 1980-03-06 | Mitsubishi Heavy Ind Ltd | Fluld-tight system for mud hold door |
-
1982
- 1982-02-05 JP JP57017221A patent/JPS58134529A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5531649A (en) * | 1978-08-28 | 1980-03-06 | Mitsubishi Heavy Ind Ltd | Fluld-tight system for mud hold door |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58134529A (ja) | 1983-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549095A (en) | Control circuit for switching inductive loads | |
| JPH02504694A (ja) | 高速でターンオフするダーリントン増幅器 | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| US6671142B2 (en) | Circuit for operating voltage range extension for a relay | |
| JPH05218837A (ja) | 負荷電流の反転時におけるクロスオーバー期間に対する保護を有するｈ形状ブリッジ回路 | |
| JPH0233210B2 (ja) | ||
| US4336562A (en) | H-Switch having short to plus protection | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
| JP3437588B2 (ja) | 負荷ドライブ回路 | |
| JPS6219116Y2 (ja) | ||
| US6459249B2 (en) | Reset circuit | |
| JPS58501354A (ja) | 最小の電力損失を有する誘導性負荷ドライバ保護回路 | |
| JP7310591B2 (ja) | 駆動装置 | |
| JPH0218712Y2 (ja) | ||
| JPH0245952Y2 (ja) | ||
| JPH05286150A (ja) | プリントハンマーコイル電流のモニタ回路及び制御回路 | |
| JP2601172Y2 (ja) | Ｉｇｂｔ駆動回路の保護回路 | |
| JPH0416504Y2 (ja) | ||
| KR880002183Y1 (ko) | 직류 모우터 구동 이상시의 자동 전원차단 회로 | |
| JPH042503Y2 (ja) | ||
| JP3275981B2 (ja) | 交互運転用リレー装置 | |
| JPS647702B2 (ja) | ||
| JP2847785B2 (ja) | 切換装置 | |
| JPH0422519Y2 (ja) |