JPS5851447B2 - Fet アンプ - Google Patents
Fet アンプInfo
- Publication number
- JPS5851447B2 JPS5851447B2 JP49142333A JP14233374A JPS5851447B2 JP S5851447 B2 JPS5851447 B2 JP S5851447B2 JP 49142333 A JP49142333 A JP 49142333A JP 14233374 A JP14233374 A JP 14233374A JP S5851447 B2 JPS5851447 B2 JP S5851447B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- source
- resistor
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、例えばオーディオ用アンプなどのプリアンプ
として使用されるFETアンプにおいて、そのF’ET
の増幅定数μが小さくても高利得が得られるようにする
と共に、その動作を安定化しようとするものである。
として使用されるFETアンプにおいて、そのF’ET
の増幅定数μが小さくても高利得が得られるようにする
と共に、その動作を安定化しようとするものである。
まず、高利得アンプの一例について説明しよう。
第1図の例においては、デプレッションタイプのFET
1〜3が設けられ、FET1のゲートは入力端子11に
接続されると共に、抵抗器21を通じて接地され、その
ソースも接地され、そのドレインがF’ET2のソース
に接続され、FET2のドレインが抵抗器22を通じて
電源端子13に接続される。
1〜3が設けられ、FET1のゲートは入力端子11に
接続されると共に、抵抗器21を通じて接地され、その
ソースも接地され、そのドレインがF’ET2のソース
に接続され、FET2のドレインが抵抗器22を通じて
電源端子13に接続される。
またFET2のドレインが、FET3のゲートに接続さ
れ、FET3のソースが抵抗器23.24の直列回路を
通じて接地されると共に、コンデンサ31を通じて接地
され、FET2のゲートが、抵抗器23と24との接続
点に接続される。
れ、FET3のソースが抵抗器23.24の直列回路を
通じて接地されると共に、コンデンサ31を通じて接地
され、FET2のゲートが、抵抗器23と24との接続
点に接続される。
さらにFET3のドレインが抵抗器25を通じて端子1
3に接続されると共に、コンデンサ32を通じて出力端
子12に接続される。
3に接続されると共に、コンデンサ32を通じて出力端
子12に接続される。
このような構成によれば、端子11に信号が供給される
と、これはFET1〜3によって順次増幅されて端子1
2に取り出されるが、この場合、FET1,2はカスコ
ード接続とされ、またF’ET3はソース接地とされて
いるので、高利得を得ることができる。
と、これはFET1〜3によって順次増幅されて端子1
2に取り出されるが、この場合、FET1,2はカスコ
ード接続とされ、またF’ET3はソース接地とされて
いるので、高利得を得ることができる。
すなわち、μm :FET1の増幅定数
R2:FET2の増幅定数
R1:FET1の内部抵抗
R2:FET2の内部抵抗
R2:抵抗器22の値
とすれば、FET1,2による電圧利得AVは、となる
。
。
従ってR2)μmμ2ρ1とすれば、となり、例えばμ
m、μ2=50とすれば、AV=2500となって初段
のFET1,2だけでも高利得が得られる。
m、μ2=50とすれば、AV=2500となって初段
のFET1,2だけでも高利得が得られる。
そしてこのFBTl、2に対してFET3がソース接地
とされているので、全体としてさらに高利得を得ること
ができる。
とされているので、全体としてさらに高利得を得ること
ができる。
またこのように高利得になると、FET1〜3のバイア
スの安定度が問題になるが、FET2のゲートバイアス
は、FET3のソース抵抗器23゜24を分割して与え
ているので、抵抗器24の降下電圧をFBTIのドレイ
ン・ソース間電圧として設定でき、また抵抗器23の降
下電圧をFET2のドレイン・ソース間電圧として設定
でき、すなわち、 23 24 DSt DS2 GS2 GSs D2 抵抗器23の降下電圧 抵抗器24の降下電圧 FET1のドレイン・ソース間電圧 FET2のドレイン・ソース間電圧 FET2のゲート・ソース間電圧 FET3のゲート・ソース間電圧 FET2のドレイン電圧(対接地) となる。
スの安定度が問題になるが、FET2のゲートバイアス
は、FET3のソース抵抗器23゜24を分割して与え
ているので、抵抗器24の降下電圧をFBTIのドレイ
ン・ソース間電圧として設定でき、また抵抗器23の降
下電圧をFET2のドレイン・ソース間電圧として設定
でき、すなわち、 23 24 DSt DS2 GS2 GSs D2 抵抗器23の降下電圧 抵抗器24の降下電圧 FET1のドレイン・ソース間電圧 FET2のドレイン・ソース間電圧 FET2のゲート・ソース間電圧 FET3のゲート・ソース間電圧 FET2のドレイン電圧(対接地) となる。
そして、このとき、電圧■23 * V24は、FET
3のドレイン電流及び抵抗器23.24により設定でき
る。
3のドレイン電流及び抵抗器23.24により設定でき
る。
さらに、抵抗器23,24は、FETI、2のドレイン
・ソース間電圧を決定するだけでなく、この抵抗器23
,24によりFET1〜3に対して直流負帰還がかかつ
ているので、安定な増幅を行うことができる。
・ソース間電圧を決定するだけでなく、この抵抗器23
,24によりFET1〜3に対して直流負帰還がかかつ
ているので、安定な増幅を行うことができる。
そしてこの場合、FET3のソースは、コンデンサ31
によって交流的には接地されているので、上述のように
十分な高利得を得ることができる。
によって交流的には接地されているので、上述のように
十分な高利得を得ることができる。
この発明は、このような高利得アンプをさらに安定化す
るものである。
るものである。
このため、この発明においては、例えば第2図に示すよ
うに、FET1のソースが抵抗器26を通じて端子13
とは逆極性の電源端子14に接続され、FBTlの動作
電流が安定化された場合である。
うに、FET1のソースが抵抗器26を通じて端子13
とは逆極性の電源端子14に接続され、FBTlの動作
電流が安定化された場合である。
そしてこの例では、FBTlのソースがコンデンサ33
によって交流的にバイパスされ、FET1の利得が補償
されると共に、FET3のドレインより抵抗感2Tを通
じてFET1のソースに直流負帰還がかけられ、より安
定化されている。
によって交流的にバイパスされ、FET1の利得が補償
されると共に、FET3のドレインより抵抗感2Tを通
じてFET1のソースに直流負帰還がかけられ、より安
定化されている。
第3図のアンプは、第2図のアンプがレコードの再生イ
コライザアンプとされた場合を示し、抵抗器27.28
及びコンデンサ34.35がRIAA特性を得るための
負帰還用素子であり、抵抗器29がその基準利得を得る
ための抵抗器である。
コライザアンプとされた場合を示し、抵抗器27.28
及びコンデンサ34.35がRIAA特性を得るための
負帰還用素子であり、抵抗器29がその基準利得を得る
ための抵抗器である。
そしてこの場合には、利得の大きい負帰還アンプとなる
ので、イコライザ特性の精度がよく、また歪率を低くす
ることができる。
ので、イコライザ特性の精度がよく、また歪率を低くす
ることができる。
第1図はこの発明を説明するための接続図、第2図及び
第3図はそれぞれ本発明の一例の接続図である。 1〜3はFETである。
第3図はそれぞれ本発明の一例の接続図である。 1〜3はFETである。
Claims (1)
- 1 第1のF’ETのソースがソース抵抗器を通じて第
1の電源に接続されると共に、第1のコンデンサを通じ
て接地され、上記第1のFETのドレインが第2のFB
Tのソースに接続され、この第2のFETのドレインが
負荷抵抗器を通じて第2の電源に接続されて上記第1及
び第2のFETはカスコード接続とされ、第3のFET
のソースがソース抵抗器を通じて接地されてソース接地
とされ、上記第2のFETのドレインが上記第3のFE
Tのゲートに直流的に接続され、上記第3のFETのソ
ース抵抗器が分割され、その分割点に得られる電圧が上
記第2のFETにそのゲートバイアスとして供給される
と共に、上記第3のFETのソース抵抗器と並列にコン
デンサが接続され、上記第3のFETのドレインと、上
記第1のFETのソースとの間に負帰還抵抗器が接続さ
れ、上記第1のFETのゲートに入力信号が供給され、
上記第3のFETのドレインからその増幅出力が取り出
されるFETアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49142333A JPS5851447B2 (ja) | 1974-12-11 | 1974-12-11 | Fet アンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49142333A JPS5851447B2 (ja) | 1974-12-11 | 1974-12-11 | Fet アンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5168759A JPS5168759A (en) | 1976-06-14 |
JPS5851447B2 true JPS5851447B2 (ja) | 1983-11-16 |
Family
ID=15312903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP49142333A Expired JPS5851447B2 (ja) | 1974-12-11 | 1974-12-11 | Fet アンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5851447B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5347754A (en) * | 1976-10-13 | 1978-04-28 | Matsushita Electric Ind Co Ltd | Amplifier |
JPS6010106Y2 (ja) * | 1978-09-27 | 1985-04-08 | 八木アンテナ株式会社 | カスケ−ド増幅器 |
JPS6019375Y2 (ja) * | 1978-09-27 | 1985-06-11 | ヤマハ株式会社 | 汎用増幅器 |
JPS55142015U (ja) * | 1979-03-28 | 1980-10-11 | ||
JPS55147814A (en) * | 1979-05-07 | 1980-11-18 | Fujitsu Ltd | Low output impedance circuit |
JPS59126306A (ja) * | 1983-01-10 | 1984-07-20 | Nippon Telegr & Teleph Corp <Ntt> | 広帯域電界効果トランジスタ増幅器 |
-
1974
- 1974-12-11 JP JP49142333A patent/JPS5851447B2/ja not_active Expired
Non-Patent Citations (1)
Title |
---|
ELECTRONICS=1965US * |
Also Published As
Publication number | Publication date |
---|---|
JPS5168759A (en) | 1976-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6160450A (en) | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone | |
US4241313A (en) | Audio power amplifier | |
JPS59117307A (ja) | Ab級増幅器 | |
US5258723A (en) | Integrated instrumentation amplifier with integrated frequency-compensating capacitance | |
JPS5851447B2 (ja) | Fet アンプ | |
US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
KR930002040B1 (ko) | 증폭기 | |
JPS5931048Y2 (ja) | 低雑音増幅器 | |
US4510459A (en) | Wideband record amplifier | |
JPS60204107A (ja) | 増幅装置 | |
JPS6132842B2 (ja) | ||
JP3714688B2 (ja) | 制御フィードバック型電荷/電圧変換器 | |
JPS6133707Y2 (ja) | ||
JPS6017935Y2 (ja) | 増幅器 | |
JPH0145241B2 (ja) | ||
JPS6351604B2 (ja) | ||
JPH0441610Y2 (ja) | ||
JPS6079809A (ja) | Cmos演算増幅器 | |
JPH0136069B2 (ja) | ||
JPH0767053B2 (ja) | 複合増幅器 | |
Hawksford | Optimization of the amplified-diode bias circuit for audio amplifiers | |
JPH0216048B2 (ja) | ||
JPH0244166B2 (ja) | ||
JPS59137614U (ja) | 電力増幅器 | |
JPS6349925B2 (ja) |