JPS58501449A - 線走査人為生成物を少なくしたテレビジヨン表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 線走査人為生成物を少なく シタテレビジョン表示装置 この発明は、撮像される場面の飛越し走査によって生ずる線走査人為生成物が見 えるのを押えるように構成されたテレビジョン受像機のようなテレビジョン表示 装置に関するものである。

今日使用されているテレビジョン受像機やモニタ、は、現状の線走査標準方式の 制限内で可能な最良の映像を表示していない。高忠実度表示を与える主観的な改 良を加に−ることか望ましい。この問題については、ＳＭＰＴＢ発行の「８０年 代のテレビジョン技術（Ｔｅ１ｅｖｉｓｉｏｎ　Ｔｅｃｈｎｏｌ　−Ｏｇｙ　ｉ ｎ　ｔｈｅ　Ｅ３０’ｓ　）　ｊという書籍のブローダ　ウエンドランド（Ｂｒ ｏｄｅｒ　Ｗｅｎｄｌａｎｄ　）氏の論文「現在の方式との両立を基礎とした高 鮮明度テレビジョンの研究（ＨｉｇｈＤｅｆｉｎｉｔｉｏｎ　Ｔｅ１ｅｖｉｓｉ ｏｎ　５ｔｕｄｉｅｓ　ｏｎ　Ｃｏｍｐａｔｉｂｌｅ　Ｂａ５ｉｓＷｉｔｂ　Ｐ ｒｅｓｅｎｔ　５ｔａｎｄａｒｄｓ　）　Ｊ中に詳細に説明されている。

ＮＴＳＣ方式のようなフレーム当り５２５本の線、毎秒３０フレーム（５２５／ ３０　）走査方式および６２５／２５　（Ｐ　Ａりのような他の方式に付帯する 主たる問題は、線走査処理自体により生ずる上記のような人為生成物である。こ の人為生成物は主としてそれらの方式における飛越走査処理によって生ずる。こ の飛越走査は映画技術におけるシャンク処理と等価な１シヤツタリング′の技術 である。飛越走査の目的は表示される画像のフリッカ率を高くして、画像が周期 的に現われたり消えたりする（フリッカ）が特表昭５８−５０１４４９（２） 識別されないようにすることにある。フリッカ率が高くなると、画像が連続的に 見えるようになるので好ましい。

５２５／３０方式では、５２５本の線が１／３０秒で走査され、サンプリング率 は３０Ｈｚ　となる。飛越走査では、５２５木の線からなる画像すなわちフレー ムは、奇数フィールド（線ＩＸ３，５・・）と偶数フィールド（線２、嶋６゛° ゛）と称される２つの連続する２６２Ｖ２１７）線からなるフィールドに分割さ れる。２６２棒の線からなる奇数フイーノビドは１／６０秒で走査され、これに 続いて奇数フィールドの線の間を占める別の２６２１１２の線からなる偶数フィ ールドが走査される。実際には、いずれか一方のフィールドのみによって走査さ れたラスタは、非変調黒うスクとインタレースされた白あるいはカラーの映像を 生成するものと考えることが出来る。次のフィールド期間中、先のフィールドの 黒うスクが見えなくなるというよりも、むしろ上記光のフィールドの黒うスクの 黒い線に次のフィ一ルドの白い線が重畳され、白ラスタがはっきりと垂直方向に 浮動する主観的な効果あるいは幻影が現われる。広角スクリーンによる表示を近 くで見るときには、この移動する黒うスクが見え易くなる。

飛越走査によって生ずる他の人為生成物は移動する対象物の端部における走査線 が見えることによって生ずる。

これは移動する対象物の位置がフィールド毎に異なることに基因する。移動対象 物の端部は公称垂直解像度の仔の解像度を持ち、はっきりと見える黒走査線によ って断ち切られた不揃ろい、あるいはぎざぎざのある表示が現われる。第２図（ ａ）は、白の背景上を移動するはっきりと認識できるぎさぎさの端部をもった黒 い円形対象物の外見を示している。

線走査された映像を表わすフラット・フィールド（でとほこのないフィールド） を生成するために、映像の各走査線を表わすビデオ信号の線が発生される。これ らの線走査は時間的にあるいは空間的にあるいはその両方において分離され、も しそれらが表示されると、それらは不倫法な線走査構成をもった映像を生成する 。この線走査構成は遅延手段あるいはメモリ中に少なくとも１木の線からなる走 査されたビデオを蓄積することによって改善される。この信号は、不倫法な線構 成をもった走査線のみならずビデオの割込み線を表わすビデオ信号をメモリから 引出すように処理される。先に述べた線および割込み線は表示されて線走査構成 を減少させる。他の実施例では、第１の線および割込み線を類火走査することに よって生ずるフリッカ率の低下は、同じ情報をくり返し表示することによって改 善される。

第１図は情報の１フイールドを含み、′黒うスタ′を示す走査された映像を示し 、 第２図はぎさぎさの端部効果を示す飛越線走査によって表示された移動する円形 対象物の全フレーム映像を示し、 第３図および第９図は連続する線の補間によって表示用の割込み線を発生するこ の発明の実施例をフ゛ロック・ダイヤグラムの形で示し、 第４図、第５図および第６図は第３図の実施例の詳細を示し、 第７図は表示用の割込み線を発生するフィールド遅延メモリを使用したこの発明 の実施例、 第８図はこの発明による表示装置を具えたテレヒ゛ジョン放送受像機、 第１ｏ図は第９図の実施例の理解を助けるダイヤグラム、第１１図は５２７木の 水平線のメモリが入力情報の損失なしに全Ｎ　Ｔ　Ｓ　Ｃフレームのくり返し続 出しを行なうことのできるこの発明の実施例、 第１２図は異った時間における第１１図のメモリを示し、第１３Ｎは場酊の動き の有無によって、交番する蓄積されたデータおよび現在のデータあるいは交番す る現在のデータおよび見積（ｅｓｔｉｍａｔｅ　）データのいずれかを表示し、 第１４図はくり返された全フレーム情報がさらに見積によって減少された線走査 構成を持つこの発明の実施例のブロック・ダイヤグラムである。

第３図の構成において、標準のアナログＮＴＳＣ合成飛越走査カラー・テレビジ ョン信号が信号源（図示せず）から端子１０に供給され、信号源（図示せず）か ら端子１４に供給されるクロック信号の制御の下でタロツク率で動作させられる アナログ−デジタル変換器Ｉ２によってテジタル形式に変換される。タロツク信 号は第３図の残りの適当な部分にも供給され、６種の動作のタイミングをとる。

３一般的：て言、′（乞↓′、デジタル化されたビデオ信号は見積装置３Ｃ〕０ に供給され、該見積装置は２倍の率（周波数）で割込み用の見積された線を生成 し２て表示装装置に供給する。デジタル化された合成ビデオ信号はブロック１４ −Ｃ・ｊ’：　７！　ｊＬ／−ルミナンスーークロミナンス・テ゛コーダに供給 され、ルミプーンス（Ｙ）信号ど２個のクロミナンス信号（’Ｉ　、　Ｑ　）に ｆＪ’　ｉ’ｊｌｔし、それらをルミナンス見積装置１６．、Ｉ見積装置１′ノ およびＱ見積装置１８にそれぞれ供給する。名児偵装置はその時のビ；ｉオ信号 からＨ（ｌ水平線の間の時間で、米国の標ｆＩＬ力式て゛は約６３μＳ）だけ遅 魅すれた一連り非修市ビデオ信号（Ｆ′Ｕ）を発生する。各見積装置は甘た見積 されたあるい）ま捕間されたビぞオ↑ｄ号（Ｆｅ　）の線を同時に発生する。ル ミナンス清報Ｆｕｙから取出された遅延さｆ−ｔた非１き正ビデオ信号は、例え ばＣＣＤ遅延線からなる先入れ先出しくｐ■ｐｏ）バッファ２０に供給される。

ルミナンス［１１１報Ｆ’ｅｙから収出された見積されたビデオ信号も同様に１ ・”　Ｉ　Ｆ　（３バツフア２２に供給される。ＩおよびＱカラー情報（ＦＵＩ 、ＦＩＩＱ）から収出さ、７′ｌた非廐正遅埋ビデオ信号はＦＩＦＯバッファ２ ４．２６にそれぞれ供給され、見積されたカラー情報（ｐｏｘ＋ＦｅＱ）はバッ ファ２８．２つに供給される。６個の谷バッファー、速読回にデータを受１言し 、これらのバッファは対２０．２２　；　２４　、２８　；　２６．３０で交互 に読出され、連玩的にＹ、ＩおよびＱ信号を発生、する。バッファの構成はディ スチャー）　（Ｄｉｓｃｈｅｒｔ　）氏その他の名１訂で１９８０年２月２５日 付で出願された米国特許出願第１２４．ｌｏ’７号中に述べられているものと同 様なものでよい。ノくツファは、ある率でクロックされた入力信号を受信し、２ 倍の率で信号を読出すように構成されている０、読出し期間中、２倍の率で動作 することによりＩＬ号の帯域幅を２倍に拡大し、また信号の持続期間を２分の１ に短縮することができる。その結果、通常、約５３マイクロ秒（μイ）で発生し 、５３μｓでバッファに書込まれるビデオの各動作線は約２６μｓでバッファか ら読出される。連続的にビデオ信号を発生するために、３極双投トグル・スイッ チあるいは電子的スイッチ３２は、バッファ２０．２２の出力に結合されたトグ ル３２ａを有し、各バッファを出力デジタＡノーアナログ変換器（ＤＡＣ）　３ ４に選択的に結合する。同様にスイッチ３２のトグルｂはバッファ２４および２ ８の出力をｒ１Ａｃ３６に交互に結合し、トグルＣはバッファ２６および３０の 出力をＤＡＣ３８に交互に結合するように配列されている。再構成されたＹ、王 、Ｑ信号はＲＸＧ、Ｂ信号を発生するマトリックス回路４０に供給され、これら のＪ　Ｇ、Ｂの各信号は映像管を含む表示装置（て供給される。表示装置は遅延 された非処理ビデオ信号から々る２６２　Ｖ２の線とｌ／ｅｒＯ秒の概算された ビデオ信号からなる２６２汐の線の合計５２５木の線を走査するために３１．５ ＫＨｚの周波数で動作させられる。

従って、インタレースされた入力ビデオ信号の３２６２％の線からなるフィール ドに対し、て第３図の構成は、項次走査すなわち非飛越ビデオ信号を発生して表 示させる。このような映像は、第２図（ｂ）に示す補間された態様で表示された 移動する円形対象物の映像によって表わされるように、フラツト・フィールド表 示（走査線を持たない表示）の形態により一層近似したものとなる。

第４図はＦＩＦＯバッファ対２０．２２をより詳細なブロンよびＤｅ２の入力に 結合される。非修正遅延ビデオ信号Ｆ（１は入力端子４１２に供給され、ＣＣＤ 遅延線で構成することのできるタロツク制御遅延＠　Ｄｎ’およびＤｎ２の入力 て結合される。書込みタロツク発生器は図示の位置にあるスイッチ３２ｅおよび ３２ｂを通じて遅延線Ｄｅ２およびＤｎ２に結合され、それによってＤｅ２およ びＤｎ２は低い周波数（率）で同時にクロツタされて、見積された信号および非 修正信号でそれぞれローディングされる。ローディングは約５３／１秒で行なわ れる。ローディング期間中、出力端子４１４はスイッチ３２ａによって遅延線Ｄ ｅ１．．Ｄｎｊの出力に結合され、どちらの遅延線がクロックされても、それか らの信号を受信する。図示の位置では読出しタロツク４１６はスイッチＳ２およ び３２　Ｃを経てＤｎｌをタロツクするために結合され、書込み周波数の２倍の 周波数で読出す。

スイッチ３２ａ、３２ｂおよび３２ｄは、各入力水平線の開始を表わす水モ同期 信号を受信するスイッチ制御回路４１８によって同時に動作させられる１、水平 同期信号は例えばアナログ・ビデオ信号が供給される第３図の入力端子１０に結 合された同期分離器（図示せず）から取出される。

スイッチ３２ａ　、　３２ｄおよび３２ｅは次の水平同期期間の発生時に第４図 に示す位置から動作させられる。スイッチは交互の位［こをとるように各水平開 明時に動作する１、スイッチＳ２はスイッチ３２の２倍の周波数（率）で動ｆ′ 口する。スイッチＳ２の制御は、各入力水平同期／＜′ルスの・発生時にカウン タおよびスイッチ制御回路４２０をリセットすることによって行なわれる。カウ ンタおよびスイッチＩｌｊ御回路４２０は遅延線の蓄積セルの数に等しい読出し タロツタ・パルスを計数し、読出しタロツタ発生器４１６を、第１の対が空にな った丁度その時に読出されるべき第２の遅延線に結合するようにスイッチＳ２を トグルする。従って、Ｓ２は通常入力ビデオ信号の列の中心の時点近くでトグル される。従って、出力端子４１４で連続的にビデオ信号を得ることができる。第 ４図（ｂ）は端子４１０あるいは４１２のいずれかに供給されるビデオ信号をＦ ｅＸ　Ｆｕとして示し、これらは実質的に同様である。交番する時間的に圧縮す れだＦｅＸＦｕセグメントからなる出力ビデオ信号４３０も、それらの時間的関 係をもって示されている。

第５図は第３図の見積装置１６のような見積装置の構成を示している。第５図に おいて、入力信号は！走査線（ＩＨ）遅延線５１０および加算器すなわち加算回 路５１２の入力に供給される。才だ加算回路５１２の池の入力にはＩＨだけ遅延 されたビデオ信号が供給される。加算回路の出力は入力信号の振幅の和に等しい 振幅をもった信号である。

信号を規格化して入力信号と遅延入力信号の算術的平均に等しい振幅をもった信 号を発生するために、その振幅は減衰器５１４によって２で割られる。平均化さ れた出力信号は出力端子５１５に供給されて、見積された出力信号Ｆｅを発生す る。非遅延入力信号はまた出力端子５１８に供給されて出力信号Ｆｕを発生する 。

他の見積装置を使用することも出来る。第６図は縦続接続されたＩＨ遅延線６１ ２．６１４および６１６に入力信号が供給される２乗補間装置を示す。各遅延線 の入力および出力信号は、テーブル索引（テーブル・ルック・アンプ）　ＲＯＭ 　６２０から得られる周知の機能によって信号を逓倍する標準８×８マルチプラ イヤから彦る個々のマルチプライヤ６１８．６２６．６２８、および６３０に供 給される。マルチプライヤＲＯＭ　６２０は入力端子６２４に供給される水平同 期パルスに応答して連続する変数を発生し、この連続する変数を第２の入力とし てマルチプライヤ６１Ｂ　、６２６．６２８および６３０に供給する。マルチプ ライヤの」倍された出力は加算回路６３２に供給されて、出力端子６３４に、パ ヮーズ（Ｋ、ＨｏＰｏｗｅｒｓ　）氏の名前で１９８１年５月夏１日に出願され た米国特許出願第２６２，６１９号にさらに詳細に示されているような割込信号 の見積値’Ｆｅを発生する。非修正線ＦｕばＩＨ遅延線６１２の出力において遅 延された入力信号６１０から取出され、出力端子６３６に供給される。

第３図の構成を第６図の２乗補間装置と使用するときこのような補間装置を６個 必要とする。第９図の構成を第３図の構成と比較すると、１個の２乗捕間装置と 僅か２個のＦＩＦＯバッファ装置とを使用してインタレースされた合成ビデオ信 号からフラット・フィールド表示を行なうことができる。第９図において、アナ ログかデジタルのいずれかの合成ビデオ信号が入力端子９１０より２乗補間装置 ９１２の入力および縦続接続された遅延線９１４，９１８に供給される。遅延線 ９１４の出力はＦｎと示されており、遅延線９１５および９７Ｂの出力はそれぞ れＦｎ＋１、Ｆｎ−＋−ｚと示されている。対応する非遅延入力信号は前述のバ ヮーズ氏の特許出願中で使用されている表示に対応してＦｎ−１と示されている 。Ｆｎ＋＋／ｚと示された補間装置９１２の出力は偶数線バッファ９２０に供給 され、遅延線９１４によって遅延された信号Ｆｎは奇数線バッファ９２２に供給 される。

バッファ９２０および９２２の出力はトグル、スイッチ９２５と例示されたスイ ッチあるいはゲートに供給される。スイッチ９２５はバッファ９２０および９２ ２からの出力信号を２つの信号路によってルミナンス−クロミナンス・デコーダ ９２４の入力に供給する。２つの信号路の一方は遅延ｍ９２６を含んでいる。デ コーダ９２４はマトリックス９２８に供給されるＹ、ＩおよびＱ信号を発生し、 このマトリックスでＲ，ＧおよびＢ信号が発生され、これらの信号は表示装置９ ３０に供給される。遅延ｉ　９１４−９１８の各々の遅延量はＩＨを僅か（テ趨 過するように設定されている。

ＮＴＳＣ：方式では、この超過遅延量はカラー副搬送波の係サイクル（Ｓ　Ｃ／ ２　）の時間に等しい。これについては第１○図を参照してさらに詳細に説明す る。第１０図は４本の連続する水平線１０１０−１０１６の部分上のサンプル点 を示している。説明の都合上、サンプリングは４ｘＳＣの周波数（率）で■軸ト の位相で行なわれると仮定する。下側の線＋０１６はそのときの入力線Ｆｎ−１ を示し、線ｌ０１４．１０１２および１０１０はＦｎ　、Ｆｎ＋１、およびＦｎ ＋２にそれぞれ対応する。

タロミナンス成分の相対位相が谷サンプルに対して示されている。また人力ビデ オ信号の周囲の４本の走査線からそのとき補間される見積ビデオ信号の線を示す 点線１０１８が示されている。そのとき見積された画素を１０２０と仮定すると 、遅延線９１４−９１８がそれぞれＩＨの遅延を持てば見積信号は点１０２０を 中心として垂直方向に配置された画素１０２２−１０２８から作られる。しかし ながら、このような配列を使用すると、見積信号は４個の点から作られ、そのう ちの２個はＹ−１の値を有し、残る２個ばＹ＋Ｉの値を持っている。その結果、 クロミナンス値は圧縮され、生成された見積値はルミナンスのみを含むものとな る。この白黒の見積値は、ＩＨをＮＴＳＣ標準方式では約１４０ナノ秒である副 搬送波の半分だけ超過した遅延量を持った遅延線を使用することによって防止さ れる。これらの遅延を使用すると、点１０２０に対する補間は、対角線方向に沿 って存在し、線１０４０によって四重れた４個の近くのサンプル＋０３０　、＋ ０３２　、＋０３４および１０３６によって導き出される。これらすべてのサン プル１０３０−１０３６は同じ副搬送波の位相を持っており、見積された画素の 値からクロミナンス値が打消されて消滅することはない。

補間装置９１２の補間によって入力線１０１２と１０１４との間に見積されたビ デオ信号１０１８を発生し、そｔによってそのときのビデオ信号の線と同時にｐ 　ｎ＋　＋／２と示されたビデオ信号の線を発生させる。２＄のビデオ信号の線 が同時に発生されるので、第３図に関連して述べたよう゛に時間圧縮を使用しな ければならず、トグル９２５が見積され且つ変化のない線をさらに処理して時間 的にマルチプレックスされたあるいは時間的に交−Ｗ６る形に配列するために使 用される。遅延線９２６は、時間圧縮のために標準周波数におけるＩＨ遅延と同 じ効果を持つ”Ａ　Ｈの遅延を持っている。ルミナンス−クロミナンス・デコー ダ９２４は和信号および差信号を生成して、ルミナンス信号およびクロミナンス 信号をそれぞれ生成する。■およびＱ信号はバーストに関する位相検波によって 分離され、それによって生成されたＹｌ　１およびＱ信号はマトリックス９２８ に供給され、これらの信号はＲ，Ｇ、Ｂに変換されて、３１．５ＫＨｚの周波数 で表示するために表示装置９３０に供給される。このようにして第９図の構成は 、インタレースされた合成ビデオ信号を受信し、２乗法則による見積されたビデ オ信号の線と交番する非議上ビデオ信号の線からなるフラット・フィールドの表 示をフィールド周波数で発生ず・ることかできる。従って、表示される線の本数 目２倍になり、線走査構成が見え難くすることができるｄ第７図の構成は、イン タレースされた入力ビデオ信号のフィールドから取出された表承りの非インタレ ース・ビデオ信号の５２５本の線からなる全ラスタを発生するだめのフィールド 蓄積手段を使用している。第７図において’＋　１５，７３４Ｈｚの周波数（率 ）でくり返し発生する水平同期信号によって指定されるビデオ信号の水平走査線 を有する合成カラー信号のインタレースされたフィール・ドは、入力端子’７０ １よりタイミング制御回路７０２およびＡ／Ｄ変換器７０４に供給される。この 信号はＡＤＣ’７０４においてデジタル化され、そのときの信号としてフィール ド遅延線７０６の入力およびＦＩＦＯバッファ７０８に供給される。ＦＩＦＯバ ッファ７０８の入力に供給されたそのときのビデオ信号の各線に対して、先のフ ィールドからの対応する線は遅延線７０６の出力からＦＩＦＯバッファ’＋１ｏ に供給される。概念的には、バッファ’７０８および７１０に供給されるそのと きの信号およびフィールド遅延信号は、第３図のバッファに供給されるそのとき の信号および見積信号に対応する。バッファ′７ｏ８および’７１０は入力信号 を連続的に受信し、その信号を第４Ｐに開運して述べたそれらの入力信号の周波 数の２倍の線周波数（３１，５ＫＨｚ）で順次読出す。

バッファ７０８および７１０の出力における３１．５ＫＨｚの信号は、タイミン グ制御回路’７０２によって同期化されたスイッチ駆動制御回路′７１６によっ て制御されるトグル・スイッチあるいはゲート’７１４によって導体′７１２に 交互に供給される。従って、２倍の周波数すなわち３１．５ＫＨｚの時間圧縮さ れたビデオ信号は導体７１２上に現われ、それからルミナンス−クロミナンス・ デコーダ７１６に供給され、合成信号のＹ、工およびＱ成分に分離され、さらに ＤＡＣ回路７１８によってアナログ信号に変換される。アナログＹ、ＩおよびＱ 信号はブロック’７２０で示しだマトリックスおよびビデオ駆動回路に供給され る。このマトリックスおよびビデオ駆動口＠７２０は入力信号の水平周波数の２ 倍の３１．５ＫＨ２で走査される表示管７２２を駆動する。垂直偏向周波数はＶ ６Ｑ秒で、入力ビデオ信号の正規のフィールド周波数である。第７図の構成は、 ＮＴＳＣ用としてＬ／６０秒で５２５本の線からなる順次走査非インタレース表 示（ＰＡＬの場合、Ｌ１５０秒で６２５本の線で、同様な信号からなる）を行な うだめのフィールド蓄積手段を必要とするにすぎない。これは線走査パターンを 減少し、不愉快なフリッカの増加を伴なうことなくカラット・フィールド表示よ り良い近似を与えることができる。第７図の構成は、順次走査非インタレース表 示を発生するためにフィールド蓄積手段を必要とするにすぎないという利点があ るが、各表示されたラスタはそのときのフィールドと先行するフィールドとから なるという欠点がある。場面のシフト期間中、これは間挿された新旧の場面の清 報からなるラスタ走査の表示を行なうことになる。またフリッカ率は２：１の割 合以上には大きくならない。第１１図の構成は入力清報の１クレームよりも贋か に多く蓄積することの出来るメモリを有し、フラット・フィールドに′より良く 類似するようにフリッカ率が増大された順次走査非インタレース表示を行なうこ とが出来るものである。

第１１図において、アナログ形式のインタレース・ビデオ信号は入力端子１１１ ０よりＡＤＣ１１１２および同期口Ｍ５＋１１４に供給される。並列形式のデジ タル情報は円盤＋１１６として示す形式によって最もよく理解することのできる 構造をもったメモリに供給される。円盤＋１１６は入力線の数に対応して８ビツ トの厚みを有し、内側から外側までの半径の距離は水平線当りのサンプルの数を 示し、副搬送波の４倍の周波数でサンプルされるＮＴＳｃ信号の場合、これは９ ００ピントに相当する。従って、各パイ形の部分は、ふ々８ビットの９１０個の サンプルを示す。入力ビデオ信号の谷線を１１００２のようなパイ形の部分（セ グメント）に書込むワイパ１１１８として示された書込みアドレス発生器によっ て信号がメモリに書込まれ、そのため各線の最も旧い情報は円盤の外側端に現わ れ、最も新しい画素情報が最内側径の８メモリ・ビットに蓄積される。図示の位 置では、ワイパ１１１８はフィールド１０線１をパイ形部分＋１００１に書込む ことによってフィールドを開始し、次いで線３．５．７をパイ形部分１】００３ ．１１００５、ｌ１００’７にそれぞれ書込み、順次同様に円盤の周りに書込ま れる。

＋１００１に書込まれることによって開始されるフィールド（Ｌｉ、部分１１５ ２５に線の半分を書込むことによって完結し、それによって２６２係の線すなわ ち■フィールドを完結する。

第１１図に示すようにメモリの部分１１５２５は、メモＩＪ　「Ｑ盤の周囲を矢 印で示す方向に書込みワイ／’１１１８よりも１つの部分に相当する１水千線だ け遅れて回転する読出しワイパ１１３４によってアドレスされる。メモリ円盤の 反り１側の対応する読出しワイン＜１１３６は読出しワイン（１１３４と同じ方 向に回転するが、Ｉフィールド遅れており、そ、れによってワイパｌｌ３６は旧 い情報を読出すことができる。

スイッチ１１３８と示されたトグル・スイッチは読出しワイパ１１３４および１ １３６を出力導体１１４０に交互に接続するように２ｆＨで動作させられる。導 体１１４０は信号をルミナンス−クロミナンス・デコーダ１１４２に供給し、該 デコーダ゛は信号をＹ、ＩおよびＱ成分に分離する。これらの信号成分はマトリ ックス１１４４を通じて表示装置１１４６に供給され、メモリ円盤上の１フイー ルド離れた位置から交互に取出された線の順次走査表示を行なう。

第１Ｉ図において、書込みワイパ１１１８はメモリの部分１１５２５に第１すな わち奇数フィールドの丁度終了した線書込み５２５を有するものとして示されて おシ、また部分１１００２に次のフィールドの最初の腺（偶数フィールドの線２ ）を書込む過程にある。読出しワイパ１１３４は書込みワイパ１１１日に１メモ リ部分だけ遅れて追随し、対応するワイパ１１３６は読出しワイパ１１３４と同 じ方向に円盤の周囲を回転する。読出しワイパ】１３４が部分１１５２５上にあ るとき、読出しワイパ１１３６はアドレス＋１００１に隣接する空のアドレス上 にある。

情報の次の入力水平線の期間中は、書込みワイパｌ１１８は部分器００４に書込 み、一方読出しワイパｌｌ３６および１１３４は部分＋１００１および１１００ ２にそれぞれ歩進し、奇数フィールドの線１は部分＋１００１から読出され、偶 数フィールドのすぐ下に置かれた偶数フィールドの線２は部分＋１００２から読 出される。読出しは８ｘＳＣの周波数で交互に行なわれて係数２で時間圧縮され たビデオ（ｇ号を生成する。その結果、部分＋１００１および１１００２内のビ デオ信号の２木の線の読出しは１本の線を部分１１００４に書込むのに必要とす る時間内に行なわれる。

第２のフィールド期間中の時間の経過につれて、ワイパ１１１８は時計方向に進 んで偶数線をメモリの部分に書込み、読出しは、読出しワイパｌｌ３６が奇数の 線を読出し、一方ワイパ１１３４が対応するすぐ下にある偶数線を読出すことに よって行なわれる。

最終的には書込みワイパ１１１８は第１２図（ａ）に示すような位置に到達して 、その位置で偶数線５２４をメモリ部分１１５２４に書込むのが丁度終了し、次 の空の部分１２００１に進歩する。同じ時に読出しワイパ１１３４は書込みワイ パ１１１８によって丁度空位にされた部分１１５２４に歩進し、同時に読出しワ イパ１１３６は部分＋１５２５に歩進する。入力信号の次の線期間中、部分１２ ００１は次のフレームの第１フイールドの第１の線で書込まれて満たされる。部 分１２００１が丁度、１ヌだされたとき、部分１１５２５の読出しが完了する。

書込みワイパ１１１８は最後の空の部分１２００３に歩進し、一方、同じ時に読 出しワイパ１１３６は次の部分１１００２に歩進し、読出しワイパ１１３４は次 の２つのスペース歩進して部分＋１００１に達する。この位置が第１２図（ｂ） に示されている０部分１２００３が第２フレームの奇数フィールドのビデオ信号 の第２の線によって満たされる間、読出しワイパ１１３４は先行するフレームの 線１を読出し、すぐに続いてワイパ１１３已によって先行するフレームの線２の ′続出しが行なわれる。

部分１１００１および１１００２からの線１および２の読出しは先行するフレー ムの第２の読出しの開始を指定する。

フレームの読出しはそのときの情報の１フイールド中の書込みに要する時間内に 行なわれる。そのときの情報は、目下蓄積された情報の第２の読出しが行なわれ るまでメモリに過剰書込みされないので、第２フレームの入力第１フイールドの 終り近くまで書込みワイパ１１３４はメモリ円盤の周囲の時計方向の移動におい て書込みワイパ１１１８に先行しており、ワイパの位置は第１２図（Ｃ）に示さ れているようになる。

第１２図（Ｃ）において、ワイノ月１３４および１１３６は、メモリの部分１１ ５２４および１１５２５からの線５２４および５２５の第２の読出しによって先 行するフレームの最後の位置を読出す位置にある。書込みワイパ１１１８は１１ ５２３であったメモリ位置に位置し、それに第２フレームの第２フイールドの朦 ２を書込み、かくしてメモリ部分＋１５２３を識別番号１２００２に変換する。

１１５２４および１１５２５の読出しが完了したとき、読出しワイパ１１３６は 次の読出しサイクルにＩ＃えて部分１２００１に時計方向に歩進し、ワイパ１１ ３４はＩステップだけ反時計方向に歩進して部分１２００２に達し、書込みワイ パ１１１８はＩメモリ部分だけ時計方向に歩進して＋１５２５に達する。これに よって第１２図（ｄ）に示すように、次の読取りサイクルのために読出しワイパ １１３４を書込みワイパ１１１８の後に配置し、この間′書込みワイパ１１３６ は奇数部分１２００１．１２ｏＯ３、・・・を通じて連続的に歩進し、読出しフ ィバ１１３４は対応する態様で偶数部分１２００２．１２００４を通じて歩進す る。

第２フレームの最初の読出しの終了端近くに２けるワイパの位置が第１２　＠　 Ｃ’＠）に示されている。ワイパ１１３４および■１３６は部分＋２５２４およ びｌ　２５２５から線５２４および５２５を読出す位置にあり、書込みワイパ１ １１８は部分＋１５２２　（今では゛旧′データを含んでいるか、あるいは木質 的に空位である）に書込む位置にある。部分１１５２２は、フレーム２の最後の ２本の線が部分１２５２４および１２５２５から読出される同じ時に第３フレー ム（１３００１とするのが適している）のフィールド１の線１で過剰書込みされ る。フレーム２の線１および２の第２の読出しに備えるために、フレーム２の第 ２の読出しは２木の線ジャンプして部分１２００１に達し、ワイパ１１３６は部 分１２００２に歩進して、フレーム２の第２の読出しが開始される。

このとき書込みワイパ１１１８は、部分にフィールド３の第２の奇数線を過剰書 込みし、それを部分１３００３に接続する準備として部分１１５２４に歩進する 。これはフレーム１の第２の読出しの開始時における状態と同じ状態であること が判る。この動作は書込みワイパの位置に対する読出しワイパの周期的なｍｆＪ 進、遅延をもって継続し、完全なフレームよりもメモリの２本の線だけ多く含む フレームの蓄積位置に連続する書込みを行なう同じ時期に、各フレームの多重（ マルチプル）読出しを行なう。・フレーム全体にわたって２個の別のメモリ部分 を設けた結果、円盤の周囲の２個の゛空位′の部分の反時計方向の曲進あるいは ゞ先行運動′を生じさせる動作が行なわれる。

第１１図（ｂ）は第１１図（ａ）のメモリ装置の制御部分のより詳細なブロック ・ダイヤグラムを示す。第１１図（ａ）中の素子に対応する第１１図（ｂ）中の 素子に対しては同じ参照番号が付されている。メモリ１１１６は５２′７木の線 を有する標準の矩形メモリとして示されておシ、各線は各々８ビツトを有する９ １０個の画素からなる。各画素のアドレスは線番号に関連する最上位ビン）　（ ＭＳＢ）と、画素番号に関連する最下位ビン）　（ＬＳＢ）とを含んでいる。書 込み画素アドレスは、４×ＳＣのタロツクを受信し、ＬｓＢ書込みアドレスとし てメモリ１１１６に供給される９１０の独自のアドレスを発生する画素アドレス ・カウンタ１１４８によって発生される。書込みアドレスのＭＳＥはブロック＋ １５０で示された↑５２’７　（５２’７て割算する）カウンタ列によって発生 される。−５２７力ウンタ列１１５のは水平周波数バルスを計数し、書込みワイ パ１１１８のアドレスのＭＳＢ制師信号を解読された出力として発生する。前述 のように書込みワイパ１１１８はメモリの周囲を停止することなく前進する。

続出しワイパ１１３６は書込みワイパと同期しているが、それから一定の５２５ 本の線たけ離れてメモリを通って定速前進する。その結果、読出しワイパ１１３ ６用アドレスのＭＳＢは７５２７力ウンタ列ｌｌ５２の解読された出力′によっ て発生される。この〒５２７カヴンタ列１１５２はカウンタ１１５０が２６５の 計数値に達する毎にデコーダ１１５４によってＯにリセットされる。カウンタ列 １１５２によって発生されたＭＳＢは、アドレス、カウンタ１１４８に楯合され たデコーダ１１５８によって取出された２ｆＨの信号で動作させられるＡ線スイ ッチ１１５６を経てメモリ＋１１６の読出しアドレスのＭＳＢ部分に供給される 。デコーダ１１５８はカウンタ１１４８の出力を解読し、計数値が４５５あるい は９１Ｑに達する毎に出力パルスを発生する。読出しアドレスのＬ　Ｓ　Ｂは８ ｘＳＣのクロックによって駆動される画素アドレス・カウンタ１１６０によって 発生される。その結果、各線情報の読出しは書込み周波数の２倍の周波数で行な われる。

読出しワイパ１１３４の制御用ＭＳＢは、水平周波数の信号を計数し、スイッチ １１５６によってメモリのＭＳＢ入力に供給されるアドレス制御信号を発生する ÷５２７カウンタ列１１６２によって発生される。

書込みワイパ１１１８に対する読出しワイパ１１３４の位置の前への歩進および 後への歩進は、カウンタ列ｌｌ５０による２６３の計数に応答し、カウンタ１１ ６２を２６２の計数値にセットする２６３７′コーダ１１６４によって行なわれ 、それによってワイパｌｌ３４はワイパ１１１８に追随する。

５２７デコーダ１１６５はカウンタ１１５０の５２７の全計数値に応答し、その 時点でカウンタ１１６２を計数値１にセットする。カウンタ列５２７は、５２７ の全計数の発生時にそれ自身０計数値にリセットされるので、そのリセットによ りワイパ１１３４に対するアドレスを必要に応じてワイパ１１１８に対するアド レスよりも１本の線だけ先行させる。

同じフレームの多重読出しにより、全４フイールド・クロミナン２・フレームが 完全に完結しないことによりクロミナンスの位相に誤差を生じさせることがある 。このためルミナンス−クロミナンス・デコーダ１１４２に供給される出力信号 は、各折しいフレームの読出し開始時にクロミナンスの位相をシフトする移相器 を含んでいてもよい。このため００１−デコーダ１１６６が読出しＭＳＢ線路に 結合されており、デコーダ１１４２の位相制御入力に結合されたフリップ−フロ ップをセントする。

第１４図の構成は、第１１図の１１００で表わされるような全フレーム＋２本の 緑の装置を第３図の見積装置のような見積装置３００と共に使用しており、５２ ５木の見積された間挿用線とインタリーブされる５２５木の線からなる全フレー ムをメモリ＋１１６からくり返し発生し、より高いフリツカ率をもった１　０５ ０本の線の順次形式表示を発生させることができる。第１４図において、２倍の 周波数（Ｌ／６０秒で５２５木の線）の順次形式のビデオ信号が第１１図に関連 して述べたようなスイッチ１１３８の出力に発生する４、この２倍の周波数の情 報はルミナンス−クロミナンス・デコーダ１４１０を経てＹ、■および。成分に 分離され、これらは割込用の線を発生させるために遅延がＨ／２（約３１．７マ イクロ秒に相当する）であることを除いて第３図に示す形式の見積装！　３００ に供給される。見積装置３００は割込用走査線が持つ値を見積り、係数２でさら に時間圧縮された対をなす非修正線信号と見積された線信号とを発生する。これ らの見積はＹ、ＩおよびＱ信号の各々について行なわれ、それらの見積信号はＤ ＡＣ装置１４２０に供給されてアナログ形式のＹ、１．、Ｑ信号を生成する。こ れらのアナログ形式のＹ、ｒ、Ｑ信号はマトリックス１４２２を経て表示装置１ ４２４に供給され、／６０秒毎に１０５０木の線からなる順次走査映像を発生さ せる。

第８図はこの発明による表示ユニットを備えた放送用テレビジョン受像機を示す 。第８図において、アンテナ８０２はチューナ８０４に結合されておシ、該チュ ーナ８０４はアンテナで受信されたチャンネルの中から１つのチャンネルを選択 し、そのチャンネルを中間周波数（ＩＰ）増幅器８０６で増幅するために中間周 波数に変換する。増幅された信号は第２検波器８０８に供給されてベースバンド に復調される。第２検波器の出力には４．５ＭＨ７の搬送波にＦＭ変調された音 声信号を伴った合成テレビジョン信号が発生する。ＦＭ搬送波は音声フィルタ８ １０によって選択され、１Ｍ検波器８１２に供給され、音声増幅器８１４を経て スピーカ８１６に供給されるベースバンド音声信号を発生する。第２検波器８０ ８の出力に現われる合成ビデオ信号は同期分離器８２０に供給され、ＡＧＣプロ グラムすなわち制御回路８２２のキーイング、テレビジョン受＠機および制御ユ ニットの他の目的のために使用される水平同期パルスを分離する。ＡＧＣプログ ラム８２２に供給された合成ビデオ信号はキーイングされ１．キーイングされた 信号の振幅はチューナ８０４および増幅段８０６の制御段の利得制御に使用され る。合成ビデオ信号ｊｄ　ｔた第７図の表示装置′７００に類似した制御ユニッ トでもよいこの発明による制御ユニットにも供給される。前述のように、表示装 置７００はｌ７６０秒毎にインタレースされたフィールドの信号を受信し、その ときのフィールドおよび先行するフィールドからの情報を含む順次走査されたラ スタすなわち非インタレース・ラスタを同じ期間内に発生する。

一般には第３図に関連して述べたような見積形式の表示装置を第８図の表示装置 ′７００の代りに使用することもできる。

前述のように、第７図の構成は場面に変化があるか、あるいは場面にかなりの動 きがあるときに問題が、ちり、この場合、多重インタレースさハた映！象が走査 されたうメタ上に現われる。しかしながら例えば変化のない背景がある領域にお けるような動きの無い場合には、フィールド蓄積手段から取出された線とインタ レースされたビデオ信号のそのときの線の順次走査によって生成された表示は、 映像の正確な表示を与えることができる。第３図および第９図の補間装置は、時 には誤シの可能性もある割込ビデオの見積値を生成するにすぎない。しかしなが ら動きの効果は見積されたビデオ信号にそれ程大きな影響を与えない。第１３図 は、見積されているラスタの特定の部分に動きがあるか否かに依存する、見積装 置とフィールドあるいはフレーム蓄積メモリを見積値間の切換用構成と共に含む 構成を示している。第１３図において、デジタル・ビデオ信号は入力端子７３１ ０より補間周線見積装置９００およびフィールド蓄積メモリ装置７００の各入力 に供給される。見積装置９００は第９図として全体的に示された２乗補間装置に 類似したものである。フィールド蓄積メモリ装置’７００は第７図の装置に類似 したものである。入力端子１３１０に供給された入力信号はまた動き検出器１３ １２に供給され、遅延されたデータと比較して、出力導１１１３１４上にスイッ チ制御信号を発生させて動きの存在、不存在を確定する。出力導線１３１４上の 信号はマルチプレツクス・スイッチ１３１６に供給され、動きのあるときには見 積装置９００からの信号を出力回路に供給し、動きのないときにはフィールドあ るいはフレーム蓄積メモｌＪ’７００かもの出力を出力回路に供給する。出力回 路は第７図あるいは第９図に示すようなルミナンスータロミナンス・デコーダ、 マトリックスおよび表示装置を含むことがある。

動き検出器１３１２は、低域通過濾波されたそのときの信号、およびフィールド 遅延された信号を受信するようにそれぞれ結合された第１および第２の遅延線１ ３２０および１３２２を含んでおり、ＣＯＤ遅延線のような伝送線遅延手段によ ってそれらの信号をさらに遅延させる３、′信号が遅延手段１３２０および１３ ２２を通って通過するときに遅延手段の各段において、＋３２４として全体的に 示された比較器はそのときの各々の画素をフィールド遅延された対応する画素と 比較し、各々整合の程度を表わす信号を発生する。これらの信号は１３２６とし て全体的に示された重み付は抵抗器を通して加算され、比較器１３２８に供給さ れる。比較器１３２８は重み付けされた信号を電池ｌ３３０として示された予め 設定された閾値と比較し、場面に局部的な動きがあるか否かを決定する。処理さ れた信号の発生時点と制御信号の発生時点とを整合するために、さらに遅延手段 １３３２およびｌ３３４を必要とする。

他の周知の形式の動き検出器を使用することもできる。

この発明の他の実施例が可能なことは当業者には明らかである。特に、ガンマ補 正、垂直および水平アパーチャ補正、色、色相、明るさおよびコントラスト調整 、クランプ、遅延量整合、コアリングおよびベアリング等を含む図示されていな い各種の表示用機能を適当な個所に才／／σ図 国際調査報告

Claims (2)

【特許請求の範囲】
1. （１）　各々が映像情報の線走査を表わし、もし表示されるとビデ第１５号の走 査された線が目障シな線走査構成を発生するビデオ信号の走査線を生成する手段 と、蓄積されたビデオを生成するためにビデオ信号の上記走査された線の少なく とも１本の線を蓄積するだめの手段と、 −に記蓄積されたビデオを少なくとも１本分の時間に関して隣接するビデオの走 査線と比較して、上記蓄積された線と隣接する線との間の上記映像の線走査によ って生成されるビデオの見積値を生成し、そ庇によってビデオの見積された線を 発生する手段と、 上記蓄積され、見積され且つ隣接する線を、上記見積された線の数とフレーム当 シの上記走査線との和と、フレーム当りのビデオの走査線の数との商に関する係 数をも、って時間圧縮する手段と、 ビデオの上記見積された線と交番するビデオの上記走査線の順次走査によってビ デオのフィールドを表示させ、それによって目障りな線走査構成を目立たなくす る手段、とからなる線走査された映像のフラット・フィールド表示生成装置。
2. （２）　各々のフレームが場面を表わすインタレースされた線走査されたビデオ 信号からなる第１および第２のフィールドを連続的に発生するために、インタレ ース形態で線走査された場面の映像を生成する手段であって、蓄積されたビデオ 信号を形成するために上記ビデオ信号のフィールドをメモリに蓄積する手段と、 上記第１のビデオ信号を時間的に圧縮して時間圧縮された第１のビデオ信号を形 成する手段と、上記蓄積されたビデオ信号を時間的に圧縮して時間圧縮された蓄 積されたビデオ信号を形成する手段と、上記時間的に圧縮された第１のビデオ信 号と蓄積されたビデオ信号とを共に時分劉的に多重化して、多重化されたビデオ 信号を生成する手段と、 上記多重化されたビデオ信号を順次に非インタレース形態で表示させて、映像の 線走査構成が見え難くする手段と、 からなる映像生成装置。