JPS58500504A - 自己整合埋込みチャネルを具えた半導体装置の製造方法 - Google Patents
自己整合埋込みチャネルを具えた半導体装置の製造方法Info
- Publication number
- JPS58500504A JPS58500504A JP57501423A JP50142382A JPS58500504A JP S58500504 A JPS58500504 A JP S58500504A JP 57501423 A JP57501423 A JP 57501423A JP 50142382 A JP50142382 A JP 50142382A JP S58500504 A JPS58500504 A JP S58500504A
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- region
- mask pattern
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 56
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000002019 doping agent Substances 0.000 claims description 50
- 230000003647 oxidation Effects 0.000 claims description 27
- 238000007254 oxidation reaction Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 241000270708 Testudinidae Species 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 7
- 238000012937 correction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 210000002784 stomach Anatomy 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 241000287462 Phalacrocorax carbo Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
自己整合埋込みチャネル製造方法
技術的分野
本発明は、埋込みチャネルを必要とする半導体デバイスおよび集積回路構造の製
造に関するものであシ、更に翼体的に云うと半導体デバイスのエピタキシャル領
域又は酸化物モー) (moat)の下にある埋込みチャネルの製造に関する。
発明の背景
半導体デバイス、特に集積回路に用いるための半導体デバイスの開発においては
、反対の導電型領域の上にある同じ導電型の2つの独立した領域が酸化物モー)
(moat)と呼ばれる厚い酸化物充填領域によって分離されている構造を得る
ことが望しい場合がしばしばある。例えば、2つのn影領域がp形基板の上にあ
る酸化物モートによって分離されている。この酸化物モートは通常は半導体の選
択的酸化によって作られ、底面が基板と父叉する深さにまで達している。酸化物
中の不純物の溶解度は半導体中の不純物の溶解度と異なるので、酸化工程(プロ
セス)中には、成長中の酸化物領域に隣接する半導体中の不純物濃度がディブリ
ー) (deplete ) ’Eたd x y ハフ x (enhance
)する傾向がある。従って、実際の構造は、酸化物モート周囲のドープした領域
中の不純物濃度の点からみると理想的表構造と扛著しく異なっている。上述した
例では、硼素は酸化物モートの下のp形基板から典型的にディブリー) (de
plete )されるので、はy真性の°領域が形成される。典型的な場合には
、酸化物中の8東電荷(かくしてデバイスの適当な動作を妨げる。
先行技術において社、この問題を解決するためにいろいろな技術が用いられてき
たが、最も一般的な技術は酸化の前にモート領域にドーピングをすることである
。例えば、pドーピングt−細いると、酸化物モートの下にあるp領域における
ディプレーション(deple−tion)効果を抑えることができる。しかし
同一に、この方法はn領域にpスキン(skin)をっく9出し、これが酸化物
モートの側壁を形成し、従って新たな一連の問題を生じさせ、これらの問題はも
との問題と同様に耐えられないものであることがしばしばある。更に、他の隣接
する埋込み領域と自己整合する任意の導電率および型のドープした埋込み領域(
例えばエピタキシャル層の下のチャネル)を作るための工程をもっことが一般的
には望ましい。
従って、酸化に伴うエンハンスメン) (enhancement)又はディ、
プリージョン(depletion)効果を抑制するため酸化物モート又はエピ
タキシャル層の下の半導体領域に局新的にドーピングすることが可能であり、そ
の結果他の部位に望1しくない寄生チャネルを形成せず、又は任意の導電率と構
造物中に埋込まれた型とを有し隣接する他のドープ領域と自己整合しているチャ
ネルを提供できる製造工程(プロセス)に対する必要性が依然として存在する。
従って、本発明の目的は、第1ドーパント領域に隣接する第2ドーパントの選択
的にドープされた埋込み領域を半導体ウェーハに形成するための改良された製造
方法を提供することである。
本発明のもう1つの目的は、半導体構造の酸化物モートの下に選択的にドープさ
れた埋込み領域を形成するための改良された製造方法を提供することである。
本発明の更にもう1つの目的は、半導体構造の他の場所に、ドープされた寄生領
域をつくることなしに選択的にドープされた埋込み領域を形成するた・めの改良
された製造方法を提供することである。
本発明の更にもう1つの目的は、自己整合(self−align) しておシ
追加のiスキング段階を必要とせずその後の兼合段階をヤシやすくする選択的に
ドープされた埋込み領域を形成するための改良された製造方法を提供することで
ある。
発明の要約
本発明の好ましい実施例においては、シリコンウェーハは、酸化および第1形の
ドーパント不純物に耐性を示す第1マスクパターンによって被覆されている。
第1形のドーパントは、第1マスクパターンの開口部を通って所定の深さにまで
適用されている。第2マスクパターンは、第1マスクパターンの開口部を通して
露出されたシリコンを酸化することによって作られ、この酸化は、第1マスクパ
ターンの厚さを大幅に上達る厚さが得られるまで行なわれる。第2マスクパター
ンは、第1マスクパターンの開口部に形成されるので、これら2つのマスクパタ
ーン紘、自己記録的(self−register)であり、追加の整合段階を
必要としない。
次に、酸化物モート領域の下または埋込みチャネル中に得ることが望ましい第2
ドーパントはウエーハニ適用され1、それは第2マスクパターンによって被われ
ていない領域中に所定の深さまで浸透する。次に、これら2つのマスクパターン
層祉取9除かれ、所定の導電率および形のエピタキシャルシリコン層がウェーハ
上で所定の厚さにまで成長される。タブ又はモートは、エピタキシャル層表面に
エツチングされ酸化されることができるので、所望するドープされた領域又はチ
ャネル上の所望する場所に酸化物充填モート(酸化物モ図面の簡単な説明
第1A図は、いくつかのn形およびp影領域が酸化物モートによって分離されて
いる半導体デバイスの1領域の概略的上面図である。
第1B図は、第1A図のデバイスの線IB−IBに沿うた断面図である。
第2A図は、第1A図と同様な上面図であるが、酸化前にモート領域をドーピン
グする先行技術の方法によってできる酸化物に沿うた寄生側壁チャネルの位置を
示している。
第2B図は、第2A図のデバイスの線2B−2Bに沿うた断面図であシ、先行技
術の方法によって得られる所望の寄生チャネルを示す。
第3A図乃至第3F図は、本発明の工程順序を示す断面図である。
第4図は、第3A図乃至第3D図に示した工程順序の別の実施例の断面図である
。
好筐しい実施例の詳細説明
下記の説明において、先行技術および本発明は、酸化物モートによって分離され
たn影領域とn形領域内のp影領域とを含むp形基板の例について主として説明
されている。本発明の範囲内で多くの組合せが可能であるので、こ\に示した特
定の実例は代表的な例として示したもので、制限することを意図したものではな
い。
第1A図および第1B図は、酸化物分離モートを具えた半導体デバイス2構造の
所望する結果の概略図であり、第1A図は上面図であり、第1B図は第1A図の
線IB−18における断面図である。第1A図、第1B図のデバイスは、n+領
領域基板10円に拡散され、その後n−エピタキシャル層13が成長しそのなか
に酸化層15が形成される技術上周知の方法によって製作してもよい。追加(付
加)のデバイス構造は、浅いp形拡散14によって例示されている表面安定化(
passivating)酸化物18によって被われているn形表面17におい
て作ることができる。酸化物モートtは、代表的な場合には技術上周知の方法を
用いてシリコンウェーハにおけるエツチングしたタブ又はモート領域の熱駿化に
より形成される。この酸化工程中に、基板lo中に存在するp形、ドーパントは
、酸化物中のp形ドーパント硼素の溶解度が半導体のそれよりも高いので、酸化
物モートの下の酸化物−半導体インタフェース近くの領域11においてディプ!
j −ト(deplete)される。従って、領域11ははy真性となシ、酸化
物電荷又は印加され九電荷゛又Ln+領域12aと12bとの間の僅かな電位差
が存在すると、寄生チャネルが存在し、表面17上にその後作られ」るデバイス
の特性に悪影響を与える。
寄生チャネルUが形成される問題を解決するための先行技術の試みとして、酸化
前にエピタキシャル層にエツチングしたタブ又はモートにドーピングするという
方法が用いられるようになり、第2A図、第2B図に示した結果かえられている
。例えば、酸化中のディプリーション効果(depletion effect
) t−補償するように、追加のp形不純物が用いられる。このpドーパントは
、酸化前にシリコン内に押しこまれる。モート酸化中にシリコンは消費されるが
、一部のp形ドーパントが酸化インタフェース15 a −bの前方のシリコン
中に残るので、酸化が完了するとエンハンスされたp形ドーピングの薄い層20
a−bがモー) 15の周囲に存在する。これは、領域11に以前に発生したデ
ィプリーション効果を十分に補償する。しかし、側壁領域15b41またp形不
純物によってドーピングされ、これはp領域14と結合している側壁15bおよ
び望ましくない寄生チャネル20bに沿って薄いp形スキンを形成する可能性が
ある。寄生チャネル20bの精度(5everity )は、n形エピタキシャ
ル層13中の最初のドーピングレベルおよび酸化前に加えられたドーパントの量
によってきする。デバイス絋この方法によって立派に製作できるが、制御がむつ
かしく、デバイスおよび回路の歩留りに悪い影響をおよぼす。
先行技術の方法の欠点は、第3図に示した工程順序に従う本発明によシ回避でき
る。p形シリコン基板又はウェーハ加は、酸化に影響されない、又は酸化に耐性
を示す第1マスクパターン31および第1ドーパント種(5pecies)、こ
の例ではn形不純物である第1マスクパターンによシ被われている。層31は、
シリコン基板I上に形成され窒化シリコン層おにより取囲まれる二酸化シリコン
8蔗で構成するのが便利であり、この組合せは技術上周知の方法を用いてパター
ンが形成され、n形ドーパント源あが沈積(deposite )される開口部
34を作り出す。酸化物8諺の厚さは、数十オングストロームから数千オングス
トローム(10−’ am )でよい。その後の段階において、層!を通してイ
オン注入が任意に行われ、若しそうする場合には、大きな厚みは避けるべきであ
る。1000オングストローム(10”−’cm)が適当な値である。窒化シリ
コン層おけ、数百オングストロームから数千オンゲストローA (10−’am
) テよく、適当な値は1000オングストローム(10”−’ cm )で
ある。いづれにせよ、下にあるシリコンの酸化を阻止するのに十分な厚さを用い
なければならない。
第1マスクパターン層31には、他の材料の組合せを用いてもよい。例えば、層
!は酸化に耐性を示すが、又は酸化による影響をうけず、ウェーハ加に反対にド
ーピングを行わない材料とすることができる。層33は」
開口部調のエツチングを可能とし、ドーパント源35ヲ形成するためイオン注入
中にマスクとして働くのに十分な厚さの7オトレジス) (photoresi
st)の層とすることができる。このレジスト層はその後の工程を行う前に除去
するのが便利である。
第3A図に示されている構造は、第3B図において、n形ドーパント源あから所
定の深さの第1のドーピング領域37ヲ作るため熱拡散又は“ドライブ段階を行
うのが便利である。酸化工程は、第1マスクパターン層31の開口部に厚い酸化
物領域を成長させるのに用いると便利である。両方の工程段階は、技術上周知の
方法で行われる。厚い酸化物領域路は、追加の整合段階なしに第1マスクパター
ン31の開口部諷と自動的に整合し合致する第2のマスクを形成する。第2マス
ク層は第1マスク層の開口部に形成されるので、これら2つの層(又はそれらの
開口部)は互に補足し合い、一方は他方の反転層(1nverse )である。
窒化シリコン層33は、厚い酸化物領域38(第2マスクパターン)によって保
護されていない基板(9)のこれら領域内に第2のドーピング領域39(p形)
のイオン注入を助長するために除去するのが便利である(第3C図)6酸化物領
域38(第2マスクパターン)の厚さは、イオンボンバードメント(ion b
oml)ardment)中に下に小る領域訂のドーピングを防止するのに十分
な厚さでなければならず、選択したイオンボンバードメントエネルギーと酸化物
層!の相対的厚さによって決する。適当な厚さは、使用されるイオン注入装置お
よび条件に対し技術上それ自体周知の方法によって容易に決定することができる
。厚さ1000オングストローム(10−5am )の酸化物領域!とともに用
いる場合には、5oo。
オームストロング(5Xl0−’am)の厚さの酸化物領域路が便利な値である
ことが見出された。領域39のイオン注入ドーピングは、また窒化シリコン層3
3を除去することなく行うことができ、その場合には第2マスクパターン(領域
38)の厚さは第1マスクパターン(領域31 )の厚さの少くとも2倍にする
ことが望ましい。しかし、層33f:、除去すると、ドーピングした領域とドー
ピングしない領域との差をより大きくすることができる。
その代わりに、酸化領域32ヲブリーフデイツプエツチ(brief dip
etch)により除去し、第2のドーピングした領域39ヲ従来の熱拡散法によ
って得てもよく、これらの方法はいづれも技術上周知である。次に、厚い酸化物
領域あは、領域37のドーピングを防止するためブリーフティップエッチ後に十
分な酸化物を保持する厚さでなければならない。aooo−1ooooオームス
トロング(3−10XIO−’cm )の厚さが適当である。
第1および第2マスクパターン層(31および38)t−除去しく第3D図)、
所定の導電形(この例ではn″″)と厚さのエピタキシャルシリコン膜収を露出
したシリコン面40の上に成長させて、はソ一様なエピタキシャル膜でウェーハ
30t−覆う。このことを達成する方法は技術上周知である。
次に、酸化物モート構造47を第3E図〜第3F図に示すように準備するが、そ
こでは代表的な場合には下にある酸化物層43と表面の窒化物8朝とからなる第
3マスクバノーン層45t−、シリコンエピタキシャル層c中のタブ又はモート
ラ適当な深さにエツチングを可能にするように形成され、従って酸化を行うと酸
化物によって占められる追加の量は酸化物モート47上には寸平坦な表面49t
一つくるのに十分な量となる。次に、エピタキシャル領域420半導体表面化は
、例えば$1図のp形のドーピングした領域14を含めるなど更に追加のデバイ
ス構造を作るのに利用できる。シリコンタブ柘および結果的に生じる酸化物モー
ト47ヲ準備するための方法は技術上周知である。他の先行技術と同様に、整合
(alignment)段階が必要である。
第3図に示しである本発明の方法は、n又はp形出発材料およびn又はp形ドー
パント、およびいくつかのマスキング層に対する種々の相異なる幾伺学的構成の
種々の組合せを用いて実施することができることは画業技術者には明らかであろ
う。特に、領域39は寄生チャネルの形成を妨げるために基板(資)と同じ導電
形にドーピングしてもよく、又は特定のデバイス機能を達成するためわざと埋込
みチャネルを作るために反対の導電形にドーピングしてもよい。同様に、領域3
7および42は、所望するデバイス機能に応じて同−又は異なる導電形にしても
よい。
本発明の方法は、モート酸化前に側壁ドーピング段階を行う必要がないので、先
行技術の方法の欠点を克服するものであシ、酸化物モート47の側壁に沿って寄
生チャネルが形成されないことも明らかである。先行技術の方法の場合と同じく
、第3マスクパターン層6がエピタキシャル層42の成長前に形成された埋込み
n+層の間に酸化物モート47を設けるためにマスク整合(軸合せ)段階が必要
である。しかし本発明の方法の場合には、第1マスクパターン31に関連した第
3マスクパターン6の整合(アラインメント)は、厚い酸化物領域あの形成中に
表面から消費されるシリコンの結果かにするエピタキシャル層420表面不規則
性41(第3D図参照)により大いに促進される。マスク整合の許容誤差をより
小さくできるので、このことは本発明を用いることによって達成される実装密度
の上昇に寄与する。タブ弱のエツチング以前にエピタキシャル層42上にある表
面不規則性は、技術上周知の方法を用いることにより、はソ平らな表面を与える
ためエツチングしたタブ栃の深さおよび酸化物モート47の再充填成長を制御す
ることによって補償し得る。残っている窒化物8躬はもし所望するならばその後
の処理を行う前に除去してもよい。
本発明の工程は酸化物モートの下のドーピングした埋込み領域又はチャネルを提
供するのに特に有用であるが、この方法はまた前から存在するドーピングした領
域に隣接しそれと自己整合する任意の導電率および形の埋込みチャネルを提供す
るのに応用することもできる。これは第4図に導電形の1つの選択として示して
あり、そこではp形基板又はウェーハ(資)は、p形エピタキシャル層51が上
に載っているn形ドーピングの第1のドーピング領域rおよびこれもまたn形ド
ーピングの第2のドーピング領域50を受け入れ、隣接する領域37の間に埋込
みチャネル5tJi形成するようにしている。領域50は、領域rおよび51の
間の接合面52が領域間に交わるのに十分な深さにドーピングすることが望まし
い。これは容易に達成される。第4図の構造は、ドーパント形の別の選択によシ
第3A図〜第3D図に示した工程により達成されることは画業技術者には明らか
であろう。
従って、構造物のほかの場所にドーピングした寄生領域を作らずに半導体構造の
酸化物モート又はエピタキシャル層の下に選択的にドーピングした埋込み層を形
成するための改良された方法が本発明にょp提供されていることは明らかである
。更に、本発明の工程i自己整合的であシ、追加のマスキング段階を必要とせず
、更に酸化物モートの準備のために必要なマスク整合(アラインメント)段階を
やシ易くする。
本発明を特定の材料、構造、およびnおよびp影領域の図示の組合せによって説
明したが、本発明の方法は詳細の点では異なるが主要な関係を保持しているその
他の組合せおよび多くの種類のデバイスの幾何学的形状および構造に用いて有用
なことは画業技術者にとっては明らかであろう。従って、本発明の範囲内にある
そのようなすべての変形を包含することが意図されている。
一先行技術一
一先行技術一
233
補正書の翻訳文提出書(特許法第184条7の第1項)昭和57年l上月3 日
り特許出願の表示
国際出願番号 PCT/US82100355λ発明の名称
自己整合埋込みチャネル製造方法
λ特許出願人
住 所 アメリカ合衆国イリノイ州60196.シャンバーブ。
イースト°アルゴンクイン°ロード、1303番名 称 モトローラ・インコー
ホレーテッド代表者 ラウナー、ビンセント ジエづ国 籍 アメリカ合衆国
未代理人
住 所 東京都豊島区肖長崎2丁目5番2号請求の範囲
L(補正)
少くとも第1の開口部を有し、半導体ウェーッ・上の二酸化シリコン層と前記二
酸化シリコン層上の窒化シリコン層とのサンドイッチから成る第1マスクパター
ンを前記ウェーハ上に形成する段階、
前記第1開口部を通して第1ドーパントを適用する段階、
前記第1マスクパターンにおける前記第1開口部を通して前記ウェーハを酸化す
ることによって、前記第1開口部と一致し前記第1開口部と互に補足し合う第2
開口部を有する第2マスクパターンを形成する段階、前記第2開口部を通して第
2ドーパントを適用する段階、
前記第1および第2マスクパターンを除去する段階、前記半導体ウェーハ上に所
定の導電形と厚さのエピタキシャル層を形成する段階、金具えることft特徴と
する
第1ドーパント領域に隣接した第2ドーパントの埋込み領域を半導体ウェーハに
製造する自己整合方法。
2 (削除)
λ (補正)前記ドーピングした埋込み領域の少くとも一部分の上にある酸化物
モート領域を前記エピタキシャル層に形成する段階を更に含む請求の範囲第1項
の方法。
表 (補正)第1適用段階は、前記第1ドーパント全イオン注入することを含み
、
第2適用段階は、前記第2ドーパントをイオン注入することを含み、
酸化によって形成された前記第2マスクパターンの厚さは前記第1マスクパター
ンの厚さの少くとも2倍である
請求の範囲第3項の方法。
!IL(削除)
6、(削除)
7、(補正)前記第2ドーパントは、前記半導体ウェーハと同−導電形であり、
前記第1ドーパントの反対の導電形である請求の範囲第4項の方法。
& (補正)前記第2ドーパントは、前記半導体ウェーハの反対の導電形であシ
、前記第1ドーパントと同−導電形である請求の範囲第4項の方法。
9、(補正)前記醸化物モートの前記所定の深さはM記エピタキシャル層の前記
所定の厚さとはソ同じである請求の範囲第4項の方法。
1O0(削除)
11、(新規)第1開口部を有する酸化シリコンと窒化シリコンの[1マスクパ
ターンを前記ウェーハ上ニ自己整合しそれに隣接する第2ドーパントの埋込み領
域を含み、
前記第1開口部を通して第1ドーパントを適用し、前記第1開口部と一致し、前
記第1開口部と互に補足し合いそれと自己整合している第2開口部を有する第2
マスクパターンを酸化によって形成し、前記第2開口部を通して第2ドーパント
を適用し、前記第1および第2マスクパターンを除去し、前記半導体ウェーハ上
に所定の導電形と厚さのエピタキシャル層を形成する、
半導体ウェーハよシ誘導される半導体製品。
■、(新規)酸化および第1ドーパントの影響を殆んど受けず第1開口部を有す
る第1マスクパターンを前記ウェーハ上に形成することによって準備された第1
ドーパント領域と自己整合しそれに隣接する第2ドーパントの埋込み領域を含み
、
前記第1開口部を通して前記第1ドーパントを適用し、
先づ前記第1開口部における前記半導体ウェーハを酸化し、第2に前記第1マス
クパターンをエツチングして前記第1開口部と自己整合しそれと互に補足し合う
第2開口部を形成することによって第2マスクパターンを形成し、
前記第2開口部を通して第2ドーパントを適用し、前記第1および第2マスクパ
ターンを除去し、前記半導体ウェーハ上に所定の電導形と厚さのエピタキシャル
層を形成する、
半導体ウェーハより誘導される半導体製品。
国際調査報告
Claims (1)
- 1.少くとも第1の開口Sを有する第1マスクパターンを半導体ウェーハ上に形 成する段階、前記第1開口部を通して第1ドーパントを適用する段階、 前記第1開口部と互Km足し合う少くとも第2の屍口部を有する前記第1開口部 と一致する第2マスクパターンを形成する段階、 前記第2開口部を通して第2ドーパントを適用する段階、 前記第1および第2マスクパターンを餘去する段階、前記半導体ウェーハ上に所 定の導電形と厚さのエピタキシャル層を形成する段階、を具えることを特徴とす る 第1ドーパントの領域に隣接して第2ドーパントの埋込み領域を半導体ウェーハ に製造する方法。 2 前記第1マスクパターンは、酸化および前記第1ドーパントに耐性を示す請 求の範囲第1項の方法。 λ 前記ドーピングした埋込み領域の少くとも一部分の上にある所定の深さの酸 化物モート領域を前記エピタキシャル層に形成する段階を更に含む請求の範囲第 2項の方法。 表 第1適用段階は、前記第1ドーパント【イオン注入することを含み、第2適 用段階は、前記@Zドーパントをイオン注入することを含む請求の範囲第3項の 工程。 Km記第1形成段階は、前記ウェーハ上の二酸化シップノ、層之前記二酸化シリ コン上の窒化シリコンのサンドイツチを形成することを更に含み、前記第2形、 成段″II#鉱、前記第1マスクパターン層における前記第is口stmi、て 前記ウェーハを酸化することによって前記第2マスクパターンを形成することを 更に含む請求のS8纂4項の方法。 a 酸化によって形成された前記第2マスクパターンの厚さは、前記第1マスク パターンの厚さの少くと%2、特許請求の範囲第5項の方法。 7、 前記第2ドーパント社、前記半導体ウェーハと同−導電形であシ、前記第 1ドーパントの反対の導電形である請求の範囲第2項の方法。 & 前記Hzドーパントは、前記半導体ウェーハの反対の導電形であル、前記第 1ドーパントと同−導電形である請求の範囲第2項の方法。 亀 前記酸化物モートの前記所定の深さは、前記エピタキシャル層の前記所定の 厚さとはソ同じである請求の範囲館6項の方法。 10、請求の範囲第1項又は第2項の方法を使用してつくられ良製品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/251,615 US4381956A (en) | 1981-04-06 | 1981-04-06 | Self-aligned buried channel fabrication process |
US251615 | 1981-04-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58500504A true JPS58500504A (ja) | 1983-03-31 |
JPS644666B2 JPS644666B2 (ja) | 1989-01-26 |
Family
ID=22952710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57501423A Granted JPS58500504A (ja) | 1981-04-06 | 1982-03-22 | 自己整合埋込みチャネルを具えた半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4381956A (ja) |
EP (1) | EP0075588B1 (ja) |
JP (1) | JPS58500504A (ja) |
DE (1) | DE3274924D1 (ja) |
WO (1) | WO1982003495A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4450021A (en) * | 1982-02-22 | 1984-05-22 | American Microsystems, Incorporated | Mask diffusion process for forming Zener diode or complementary field effect transistors |
US4546375A (en) * | 1982-06-24 | 1985-10-08 | Rca Corporation | Vertical IGFET with internal gate and method for making same |
FR2548453B1 (fr) * | 1983-06-30 | 1986-11-14 | Thomson Csf | Procede de fabrication d'un transistor a effet de champ a jonction vertical haute frequence |
IT1213192B (it) * | 1984-07-19 | 1989-12-14 | Ates Componenti Elettron | Processo per la fabbricazione di transistori ad effetto di campo agate isolato (igfet) ad elevata velocita' di risposta in circuiti integrati ad alta densita'. |
US4583282A (en) * | 1984-09-14 | 1986-04-22 | Motorola, Inc. | Process for self-aligned buried layer, field guard, and isolation |
US4574469A (en) * | 1984-09-14 | 1986-03-11 | Motorola, Inc. | Process for self-aligned buried layer, channel-stop, and isolation |
US4642259A (en) * | 1985-04-26 | 1987-02-10 | Triquint Semiconductors, Inc. | Source-side self-aligned gate process |
US4717687A (en) * | 1986-06-26 | 1988-01-05 | Motorola Inc. | Method for providing buried layer delineation |
JPS63185061A (ja) * | 1987-01-28 | 1988-07-30 | Toshiba Corp | 半導体装置の製造方法 |
JPS6410644A (en) * | 1987-07-02 | 1989-01-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
US4784964A (en) * | 1987-10-19 | 1988-11-15 | Motorola Inc. | EPI defect reduction using rapid thermal annealing |
US4925806A (en) * | 1988-03-17 | 1990-05-15 | Northern Telecom Limited | Method for making a doped well in a semiconductor substrate |
US4876214A (en) * | 1988-06-02 | 1989-10-24 | Tektronix, Inc. | Method for fabricating an isolation region in a semiconductor substrate |
US4853344A (en) * | 1988-08-12 | 1989-08-01 | Advanced Micro Devices, Inc. | Method of integrated circuit isolation oxidizing walls of isolation slot, growing expitaxial layer over isolation slot, and oxidizing epitaxial layer over isolation slot |
US5008207A (en) * | 1989-09-11 | 1991-04-16 | International Business Machines Corporation | Method of fabricating a narrow base transistor |
US5132765A (en) * | 1989-09-11 | 1992-07-21 | Blouse Jeffrey L | Narrow base transistor and method of fabricating same |
US5942805A (en) * | 1996-12-20 | 1999-08-24 | Intel Corporation | Fiducial for aligning an integrated circuit die |
US9401450B2 (en) | 2013-12-09 | 2016-07-26 | Sunpower Corporation | Solar cell emitter region fabrication using ion implantation |
US9577134B2 (en) | 2013-12-09 | 2017-02-21 | Sunpower Corporation | Solar cell emitter region fabrication using self-aligned implant and cap |
US9263625B2 (en) | 2014-06-30 | 2016-02-16 | Sunpower Corporation | Solar cell emitter region fabrication using ion implantation |
US20160284913A1 (en) | 2015-03-27 | 2016-09-29 | Staffan WESTERBERG | Solar cell emitter region fabrication using substrate-level ion implantation |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL169121C (nl) * | 1970-07-10 | 1982-06-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon. |
US3947299A (en) * | 1971-05-22 | 1976-03-30 | U.S. Philips Corporation | Method of manufacturing semiconductor devices |
JPS5228550B2 (ja) * | 1972-10-04 | 1977-07-27 | ||
US4002511A (en) * | 1975-04-16 | 1977-01-11 | Ibm Corporation | Method for forming masks comprising silicon nitride and novel mask structures produced thereby |
FR2341201A1 (fr) * | 1976-02-16 | 1977-09-09 | Radiotechnique Compelec | Procede d'isolement entre regions d'un dispositif semiconducteur et dispositif ainsi obtenu |
US4062699A (en) * | 1976-02-20 | 1977-12-13 | Western Digital Corporation | Method for fabricating diffusion self-aligned short channel MOS device |
US4184172A (en) * | 1976-12-06 | 1980-01-15 | Massachusetts Institute Of Technology | Dielectric isolation using shallow oxide and polycrystalline silicon |
US4149915A (en) * | 1978-01-27 | 1979-04-17 | International Business Machines Corporation | Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions |
US4144101A (en) * | 1978-06-05 | 1979-03-13 | International Business Machines Corporation | Process for providing self-aligned doping regions by ion-implantation and lift-off |
US4151010A (en) * | 1978-06-30 | 1979-04-24 | International Business Machines Corporation | Forming adjacent impurity regions in a semiconductor by oxide masking |
US4182636A (en) * | 1978-06-30 | 1980-01-08 | International Business Machines Corporation | Method of fabricating self-aligned contact vias |
US4261763A (en) * | 1979-10-01 | 1981-04-14 | Burroughs Corporation | Fabrication of integrated circuits employing only ion implantation for all dopant layers |
-
1981
- 1981-04-06 US US06/251,615 patent/US4381956A/en not_active Expired - Lifetime
-
1982
- 1982-03-22 WO PCT/US1982/000355 patent/WO1982003495A1/en active IP Right Grant
- 1982-03-22 JP JP57501423A patent/JPS58500504A/ja active Granted
- 1982-03-22 EP EP82901267A patent/EP0075588B1/en not_active Expired
- 1982-03-22 DE DE8282901267T patent/DE3274924D1/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
EP0075588A1 (en) | 1983-04-06 |
EP0075588A4 (en) | 1984-07-18 |
JPS644666B2 (ja) | 1989-01-26 |
DE3274924D1 (en) | 1987-02-05 |
US4381956A (en) | 1983-05-03 |
WO1982003495A1 (en) | 1982-10-14 |
EP0075588B1 (en) | 1986-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58500504A (ja) | 自己整合埋込みチャネルを具えた半導体装置の製造方法 | |
US4339767A (en) | High performance PNP and NPN transistor structure | |
US6121102A (en) | Method of electrical connection through an isolation trench to form trench-isolated bipolar devices | |
US4378630A (en) | Process for fabricating a high performance PNP and NPN structure | |
US4333227A (en) | Process for fabricating a self-aligned micrometer bipolar transistor device | |
US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
JPS6347963A (ja) | 集積回路とその製造方法 | |
JPH02291136A (ja) | バイポーラ・トランジスタ及びその製造方法 | |
US4582565A (en) | Method of manufacturing integrated semiconductor circuit devices | |
US4029522A (en) | Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors | |
US6004864A (en) | Ion implant method for forming trench isolation for integrated circuit devices | |
JPS6140146B2 (ja) | ||
US4473941A (en) | Method of fabricating zener diodes | |
US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
JPS63500627A (ja) | 埋込酸化物を有する半導体装置の製造 | |
JPS6328063A (ja) | Cmos電界効果トランジスタの皿形領域形成方法 | |
JPS58200554A (ja) | 半導体装置の製造方法 | |
KR950000139B1 (ko) | 바이폴라(Bipolar) 트랜지스터 및 그 제조방법 | |
US4996164A (en) | Method for forming lateral PNP transistor | |
US5045911A (en) | Lateral PNP transistor and method for forming same | |
US20020185677A1 (en) | Electronic power device integrated on a semiconductor material and related manufacturing process | |
KR930010727B1 (ko) | 반도체소자 격리방법 | |
JPH08213407A (ja) | 半導体装置 | |
JPH012361A (ja) | 半導体装置の製造方法 | |
JPH06314696A (ja) | 半導体装置およびその製造方法 |