KR930010727B1 - 반도체소자 격리방법 - Google Patents
반도체소자 격리방법 Download PDFInfo
- Publication number
- KR930010727B1 KR930010727B1 KR1019900014257A KR900014257A KR930010727B1 KR 930010727 B1 KR930010727 B1 KR 930010727B1 KR 1019900014257 A KR1019900014257 A KR 1019900014257A KR 900014257 A KR900014257 A KR 900014257A KR 930010727 B1 KR930010727 B1 KR 930010727B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- trench
- thermal oxide
- etching
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 제조공정을 나타낸 단면도.
제2도는 본 발명의 제조공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 열산화막
3 : 감광제 마스크 4 : 트렌치
5 : 액상산화막
본 발명은 초고집적 회로의 소자 격리 방법에 관한 것으로, 특히 액상 성장법(Liquid Phase Deposition)을 이용한 선택적 산화막 형성에 의한 트렌치형 소자 격리방법에 관한 것이다.
종래의 트렌치형 소자 격리방법의 제조공정은 제1도와 같이 이루어진다.
먼저 a도와 같이 기판(1)위에 보호막용 열산화막(2)을 성장시키며, b도와 같이 감광제 마스크(3)으로 패터닝(Patterning)을 하고 c도와 같이 열산화막(2)을 선택적으로 식각한 후 감광제 마스크(3)를 제거한다. 그리고 d도와 같이 남아 있는 열산화막(2)을 보호막으로 해서 기판(1)을 식각하여 트렌치(4)를 형성하고, e도와 같이 불순물(b부분)을 주입한 후, (F)와 같이 매립 특성이 양호한 산화막(예를 들어 보론이 도핑된 산화막(BSG)(6))을 기상화학 증착법에 의해 트렌치(4)내에 매립한다.
이후에 g도와 같이 에치백(Etch Back)처리를 하여 보호막용 열산화막(2)과 그위에 있는 산화막(6)을 제거하여 기판(1)이 드러나게 하므로 액티브 영역과 필드영역을 구분한다.
그러나, 상기와 같이 종래 기술에 있어서는 트렌치(4)내에 기상증착법으로 산화막(6)을 매립시 빈구멍(Void)이 발생하기 쉽고 BSG과 같은 불순물 도핑된 산화막(6)은 막칠 특성이 나쁘다.
또한, 트렌치(4)내에 매립된 산화막(6)의 평탄도가 나빠서 굴곡이 있기 때문에 후처리 식각(Etch Back)시 식각비 설정이 클 경우 트렌치(4)내부로 패여들어가는 현상이 발생되어 식각두께 설정이 어려운 결점이 있었다.
본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로, 이를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.
먼저 a도와 같이 실리콘 기판(1)위에 트렌치 식각시 보호막용으로 사용될 열산화막(2)을 100~1000Å 정도로 성장시키고 b도와 같이 감광제 마스크(3)로 패터닝을 한후, c도와 같이 열산화막(2)을 선택적으로 식각한다.
그리고 이 감광제 마스크(3)을 제거하지 않은 상태에서, d도와 같이 바로 기판(1)을 3000~5000Å 깊이로 식각하여 트렌치(4)를 형성한다. 이때, 감광제 마스크(3)를 제거하지 않는 이유는 액상성장법에 있어서 감광제 마스크(3)위에는 산화막이 성장되지 않는 성질이 있기 때문이다.
이후, e도와 같이 액상성장법으로 산화막을 형성하기 전에 격리용 산화막의 항복전압을 높여주기 위하여 불순물(a부분) 주입을 할 수 있으며, 이때의 주입공정은 경사 주입법을 사용하여 트렌치(4)의 측벽에도 불순물이 골고루 주입되게 된다.
다음에 f도와 같이 트렌치(4)내에 100~100℃의 증착온도에서 1500~15000Å 두께로 액상산화막(5)을 성장시키는데 전술한 바와 같은 이유에 의하여 감광제 마스크(3)위에는 산화막이 성장되지 않으므로 트렌치(4) 깊이만큼 되도록 액상산화막(5)의 성장두께를 조절한다. 여기서 감광제 마스크(3) 아래의 열산화막(20은 기판(1)에 대한 오염여부만 없으면 생략해도 무방하다.
상기와 같이 트렌치 높이만큼 액상산화막(5)을 성장시킨 상태에서 (G)와 같이 감광제 마스크(3)를 제거하면, 자기 정합성 필드산화막을 형성할 수 있으며, 이어서 (H)와 같이 열산화막(2)을 제거하여 기판(1)이 드러나게 하면 액티브 영역과 필드영역을 구분하는 소자격리 공정이 완료된다.
이상과 같은 본 발명의 소자격리 공정에 의하면 트렌치(4)내에 액상산화막(5)을 성장시킴으로써 빈구멍없이 트렌치 매립이 가능하고 액상산화막을 이용하므로 종래의 불순물 도핑된 산화막에 비해 막질 특성이 양호해지며, 자기 정합성 액상 성장법으로 직접회로의 정합특성을 향상시킬 수 있는 장점이 있다.
Claims (5)
- 실리콘 기판(1)위에 열산화막(2)을 성장시키고 소정의 감광제 마스크(3)를 이용하여 상기 열산화막(2)을 선택적으로 식각하는 공정; 상기 감광제 마스크(3)를 제거하지 않은 상태에서 상기 열산화막의 식각에 의해 노출된 기판 부위를 식각하여 트렌치(4)를 형성하는 공정; 상기 트렌치(4) 측벽 및 밑면에 경사 이온 주입하는 공정 ; 트렌치(4)내부에 액상산화막(5)을 성장시키는 공정; 감광제 마스크를 제거하고 열산화막(2)을 제거하는 공정을 차례로 실시함을 특징으로 하는 반도체 소자 격리방법.
- 제1항에 있어서, 상기 열산화막(2)은 100~1000Å 두께로 형성함을 특징으로 하는 반도체 소자 격리 방법.
- 제1항에 있어서, 상기 트렌치 깊이는 3000~5000Å로 함을 특징으로 하는 반도체 소자 격리방법.
- 제1항에 있어서, 상기 액상산화막(5)의 증착온도는 10~100℃이내로 하고 두께는 트렌치가 매립되도록 1500~15000Å으로 증착함을 특징으로 하는 반도체 소자 격리방법.
- 제1항에 있어서, 기판위에 열산화막을 성장시키지 않고 후공정을 실시함을 특징으로 하는 반도체 소자 격리방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900014257A KR930010727B1 (ko) | 1990-09-10 | 1990-09-10 | 반도체소자 격리방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900014257A KR930010727B1 (ko) | 1990-09-10 | 1990-09-10 | 반도체소자 격리방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920007148A KR920007148A (ko) | 1992-04-28 |
KR930010727B1 true KR930010727B1 (ko) | 1993-11-08 |
Family
ID=19303420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900014257A KR930010727B1 (ko) | 1990-09-10 | 1990-09-10 | 반도체소자 격리방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930010727B1 (ko) |
-
1990
- 1990-09-10 KR KR1019900014257A patent/KR930010727B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920007148A (ko) | 1992-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1097826A (en) | Method for forming isolated regions of silicon | |
US4868136A (en) | Process of forming an isolation structure | |
US5068202A (en) | Process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures | |
US4755477A (en) | Overhang isolation technology | |
US4333794A (en) | Omission of thick Si3 N4 layers in ISA schemes | |
KR20010012906A (ko) | 집적회로 및 그 구성요소와 제조방법 | |
US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
US4473941A (en) | Method of fabricating zener diodes | |
US4624047A (en) | Fabrication process for a dielectric isolated complementary integrated circuit | |
KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
US5554562A (en) | Advanced isolation scheme for deep submicron technology | |
KR930011500B1 (ko) | 반도체장치의 소자분리방법 | |
KR0152909B1 (ko) | 반도체장치의 격리구조의 제조방법 | |
US4583282A (en) | Process for self-aligned buried layer, field guard, and isolation | |
KR930010727B1 (ko) | 반도체소자 격리방법 | |
US6762112B2 (en) | Method for manufacturing isolating structures | |
KR930004125B1 (ko) | 반도체장치의 소자 분리방법 | |
US4762805A (en) | Nitride-less process for VLSI circuit device isolation | |
US5763316A (en) | Substrate isolation process to minimize junction leakage | |
KR100204416B1 (ko) | 반도체 소자 분리방법 | |
JPH07183370A (ja) | 半導体装置の製造方法 | |
KR100209765B1 (ko) | 바이모스 제조방법 | |
JPH0661343A (ja) | 半導体装置の製造方法 | |
KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
KR940003224B1 (ko) | 반도체 소자의 격리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 17 |
|
EXPY | Expiration of term |