JPS5848591A - 画像メモリ−制御装置 - Google Patents
画像メモリ−制御装置Info
- Publication number
- JPS5848591A JPS5848591A JP56148509A JP14850981A JPS5848591A JP S5848591 A JPS5848591 A JP S5848591A JP 56148509 A JP56148509 A JP 56148509A JP 14850981 A JP14850981 A JP 14850981A JP S5848591 A JPS5848591 A JP S5848591A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- signals
- converter
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、カラーテレビジョン画像信号のメモ。
リー装置の制御回路に関するもので、眸来のカラーテレ
ビジョン画像信号を記憶・再生する回路に比べて簡単で
安価な構成のものを提供しようとするものである。
ビジョン画像信号を記憶・再生する回路に比べて簡単で
安価な構成のものを提供しようとするものである。
まず、第１図〜第３図に従来の例を示して説明する。
第１図において、カシ−ブレビ２１１フ両像イａＳｊと
しての入力をＹ信号、Ｒ−Ｙ信号−、Ｂ−Ｙ信号とし＞
−まず各Ａ／Ｄコンバータ１．２．３で所定の（ここで
は８ビツトの）ディジタル信号に変換する。夫々の８ビ
ツトのディジタル信号は°メインメモリー４に書き込ん
で記録するＯメインメモリー４には、Ｙ信号、Ｒ−Ｙ信
号、Ｂ−Ｙ信号それぞれの記録のためのメ４リ−５，６
，７があり、メモリー制御回路８からのアドレス信号、
書き込み読み出し制御信号などの制御信号で制御する。
しての入力をＹ信号、Ｒ−Ｙ信号−、Ｂ−Ｙ信号とし＞
−まず各Ａ／Ｄコンバータ１．２．３で所定の（ここで
は８ビツトの）ディジタル信号に変換する。夫々の８ビ
ツトのディジタル信号は°メインメモリー４に書き込ん
で記録するＯメインメモリー４には、Ｙ信号、Ｒ−Ｙ信
号、Ｂ−Ｙ信号それぞれの記録のためのメ４リ−５，６
，７があり、メモリー制御回路８からのアドレス信号、
書き込み読み出し制御信号などの制御信号で制御する。
各メモリー５．６．７から読み出された８ビツトの信号
は、同時にＤ／Ａコンバータ９，１０．１１に加え、元
のアナログ信号にもどす。
は、同時にＤ／Ａコンバータ９，１０．１１に加え、元
のアナログ信号にもどす。
このメモリー装置に対するＹ信号とＲ−Ｙ信号／Ｂ−Ｙ
信号の時間関係は第２図２に示している０ここでは書き
込みと読み出しのそれぞれの状態に対しＹとＲ−Ｙ／Ｂ
−Ｙのメモリーに対するアクセスは常に同時に（並列に
）動作するようにしているため、タイミングは第２図に
示すように並列・関係になる。実際のメモリー５，６．
７では書き込みと読み出しが同じ１サイク、ル内で行な
われたシ、ある部分毎に分割されて行なわれるンともお
るが、Ｙ信号とＲ−Ｙ信号、Ｂ−Ｙ信号のメモリー’５
，６．７１／ｅ対しては、同時のアクセスが行なわれる
。この例では現状では比較的高価なＡ／Ｄコンバータ１
，２．３の数も３個”必要で、システムコストは非常に
高くなる。
信号の時間関係は第２図２に示している０ここでは書き
込みと読み出しのそれぞれの状態に対しＹとＲ−Ｙ／Ｂ
−Ｙのメモリーに対するアクセスは常に同時に（並列に
）動作するようにしているため、タイミングは第２図に
示すように並列・関係になる。実際のメモリー５，６．
７では書き込みと読み出しが同じ１サイク、ル内で行な
われたシ、ある部分毎に分割されて行なわれるンともお
るが、Ｙ信号とＲ−Ｙ信号、Ｂ−Ｙ信号のメモリー’５
，６．７１／ｅ対しては、同時のアクセスが行なわれる
。この例では現状では比較的高価なＡ／Ｄコンバータ１
，２．３の数も３個”必要で、システムコストは非常に
高くなる。
第３図はこれらを一部コストダウンした従来例のもので
、Ａ／Ｄコンバータ１，２を２個にしたものである。こ
こで、第１図中と同様′のものには同一番号を付してい
る。この回路では、スイッチ１２によシ入力のＲ，ｍＹ
ｉ号、：Ｂ−Ｙ信号を交互に切り換えて、Ｒ−ｉ−（ｉ
＠とＢ−Ｙ［号を第４図すの上うに時間交互の信号に変
換する。Ｙ信号はそのま壕である。
、Ａ／Ｄコンバータ１，２を２個にしたものである。こ
こで、第１図中と同様′のものには同一番号を付してい
る。この回路では、スイッチ１２によシ入力のＲ，ｍＹ
ｉ号、：Ｂ−Ｙ信号を交互に切り換えて、Ｒ−ｉ−（ｉ
＠とＢ−Ｙ［号を第４図すの上うに時間交互の信号に変
換する。Ｙ信号はそのま壕である。
それをＡ／Ｄコンバータ２でＡ／Ｄ変換し、メモリー６
に記憶する。読み出し時には、Ｒ−Ｙ信号とＢ−Ｙ信号
が交互に出力されるので、コントローラ１３によりタイ
ミングを合わせてＲ−Ｙ信号のみを抜き取るラッチ回路
１４とＢ−Ｙ信号を抜き取るラッチ回路１６を制御し、
それらの出力として第４図Ｃのような同時のＲ−Ｙ信号
とＢ−Ｙ信、号にもどす。
に記憶する。読み出し時には、Ｒ−Ｙ信号とＢ−Ｙ信号
が交互に出力されるので、コントローラ１３によりタイ
ミングを合わせてＲ−Ｙ信号のみを抜き取るラッチ回路
１４とＢ−Ｙ信号を抜き取るラッチ回路１６を制御し、
それらの出力として第４図Ｃのような同時のＲ−Ｙ信号
とＢ−Ｙ信、号にもどす。
この本式ぞはメモリー６の後に２つのラッチ回路１４．
１５とそのラッチのためのタイミングに厳密な制御を要
するという欠点がある。
１５とそのラッチのためのタイミングに厳密な制御を要
するという欠点がある。
本発明はかかる従来の欠点を解消した装置を提供するこ
とを目的とするもので、以下、本発明の一実施例を図面
とともに説明する。
とを目的とするもので、以下、本発明の一実施例を図面
とともに説明する。
その構成例を第５図に、タイムチャートを第７図に示す
。なお、第３図中と同様の部分には同一番号を、付して
説明する。この装置では入力のＲ−Ｙ信号とＢ−Ｙ信号
を交互にＡ／Ｄ変換してメモ９ ｊ６に記憶するわけ
であるが、このメモリー１６の構成をシリアルなＲ−Ｙ
信号とＢ−Ｙ信号の書き込みに対して読み出しはＲ−Ｙ
信号とＢ−Ｙ信号を並列に同時に読み出すように構成し
たことが特徴である。
。なお、第３図中と同様の部分には同一番号を、付して
説明する。この装置では入力のＲ−Ｙ信号とＢ−Ｙ信号
を交互にＡ／Ｄ変換してメモ９ ｊ６に記憶するわけ
であるが、このメモリー１６の構成をシリアルなＲ−Ｙ
信号とＢ−Ｙ信号の書き込みに対して読み出しはＲ−Ｙ
信号とＢ−Ｙ信号を並列に同時に読み出すように構成し
たことが特徴である。
そのようなメモリー構成に対し第６図に示したようなメ
モリーコントローラ１７およびアドレス６、− 切換器１８によってメモリー１６を制御する。
モリーコントローラ１７およびアドレス６、− 切換器１８によってメモリー１６を制御する。
第７′図にその制御状態の一例を示す。スイッチ１２で
シリアル信号にしＡ／Ｄコンノく一夕でＡ／Ｄ変換した
Ｒ−Ｙ信号とＢ−Ｙ信号の入力すはメモリー １６ｘと
１６７に並列に入力として加えるが、アドレス切換器１
８によりこの場合の書き込み側（Ｗ側）にその信号が交
互にメモ＋）−１６ｘ。
シリアル信号にしＡ／Ｄコンノく一夕でＡ／Ｄ変換した
Ｒ−Ｙ信号とＢ−Ｙ信号の入力すはメモリー １６ｘと
１６７に並列に入力として加えるが、アドレス切換器１
８によりこの場合の書き込み側（Ｗ側）にその信号が交
互にメモ＋）−１６ｘ。
１６ｙに書き込むように書込アドレスＷＡＤＤｏ〜ＷＡ
ＤＤ７を接続し、メモリー１６の中に記憶する信号は、
メモリー１’ ６ ｘ側にはＲ−Ｙｏ、Ｒ−Ｙｌ・・・
・・・とし、メモリー１゛６ｙ側にはＢ−Ｙｏ、Ｂ−Ｙ
ｌ ・・・・・・とする。
ＤＤ７を接続し、メモリー１６の中に記憶する信号は、
メモリー１’ ６ ｘ側にはＲ−Ｙｏ、Ｒ−Ｙｌ・・・
・・・とし、メモリー１゛６ｙ側にはＢ−Ｙｏ、Ｂ−Ｙ
ｌ ・・・・・・とする。
一方、読み出しはメモリー選択制御信号ＲＡＤＤ７（こ
こではチップセレクトＣ８信号）を同時に動作させ、読
み出しアドレスＲＡＤＤｏ〜ＲＡＤＤｅ を必要読み
出し時間に合わせて変えることによりＣのようにＲ−Ｙ
信号とＢ−Ｙ信号の出力には同時にそれぞれの読出出力
を得る。
こではチップセレクトＣ８信号）を同時に動作させ、読
み出しアドレスＲＡＤＤｏ〜ＲＡＤＤｅ を必要読み
出し時間に合わせて変えることによりＣのようにＲ−Ｙ
信号とＢ−Ｙ信号の出力には同時にそれぞれの読出出力
を得る。
メモリー１６の構成は、メモリーの機能、制御線により
各種考えられるが、チップセレクトＣ８信号でなくて普
通のアドレスビットや入出力制御などを利用しても同様
の機能を持たせることができる。
各種考えられるが、チップセレクトＣ８信号でなくて普
通のアドレスビットや入出力制御などを利用しても同様
の機能を持たせることができる。
またメモリーの書き込み、読み出しのアクセスタイムの
制限によシ、書き込みと読み出しを同じメモリセルにす
るとは限らず、−走査周期ずらせたり、適当寿ブロック
ずらせてアクセスするようにメモリーを構成することも
で負る０ このように本発明によると、Ａ／Ｄコンノ（−タも少な
い数ですみ、メモリーの出力側に複雑なラッチ回路も必
要なく、アドレス切換回路もかなシ簡単な切換のみでよ
いので、制御回路も簡単にできる。
制限によシ、書き込みと読み出しを同じメモリセルにす
るとは限らず、−走査周期ずらせたり、適当寿ブロック
ずらせてアクセスするようにメモリーを構成することも
で負る０ このように本発明によると、Ａ／Ｄコンノ（−タも少な
い数ですみ、メモリーの出力側に複雑なラッチ回路も必
要なく、アドレス切換回路もかなシ簡単な切換のみでよ
いので、制御回路も簡単にできる。
したが−）ソ安価で動作の安定した制御状態の画像メモ
リー回路を得ることができるものである。
リー回路を得ることができるものである。
第１図は従来の一例の画像メモリー制御装置のブロック
図、第２図はそのタイムチャート、第３図は従来の他の
例の画像メモリー制御装置のブロック図、第４図はその
タイムチャート、第６図は本発明の一実施例における画
像メモリー制御装置のブロック図、第６図はその一部の
回路図、第７図はそのタイムチャートである。 ２ｊ−・会・・Ａ／Ｄコンバータ、１０，１１・・・・
・・Ｄ／Ａコンバータ、１２・・・・・・スイッチ、１
６゜１６ｘ 、 １６７ 番・・・・・メモ９−１１７
・◆゛・−・・メモリーコントローラ、１８・・・・・
・ア、ドレス切換器。
図、第２図はそのタイムチャート、第３図は従来の他の
例の画像メモリー制御装置のブロック図、第４図はその
タイムチャート、第６図は本発明の一実施例における画
像メモリー制御装置のブロック図、第６図はその一部の
回路図、第７図はそのタイムチャートである。 ２ｊ−・会・・Ａ／Ｄコンバータ、１０，１１・・・・
・・Ｄ／Ａコンバータ、１２・・・・・・スイッチ、１
６゜１６ｘ 、 １６７ 番・・・・・メモ９−１１７
・◆゛・−・・メモリーコントローラ、１８・・・・・
・ア、ドレス切換器。
Claims (1)
- 【特許請求の範囲】 カラーテレビジョン画像信号の色差信号または色信号を
記憶するメモリーを備え、このメモリーへの書呑込みは
シリアル信号にて書き込み、読み出しは上記メモリーへ
のアドレスやチップセレクト°、入出力端子制御などの
制御信号を上記書き込み時と変更させるように切シ換え
ることにより上記色差信号または色信号を並列に読み出
すようにしたことを特徴とする画像メモリー制御装置。 １
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148509A JPS5848591A (ja) | 1981-09-18 | 1981-09-18 | 画像メモリ−制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148509A JPS5848591A (ja) | 1981-09-18 | 1981-09-18 | 画像メモリ−制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5848591A true JPS5848591A (ja) | 1983-03-22 |
Family
ID=15454349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56148509A Pending JPS5848591A (ja) | 1981-09-18 | 1981-09-18 | 画像メモリ−制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848591A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239793A (ja) * | 1985-04-16 | 1986-10-25 | Matsushita Electric Ind Co Ltd | フレ−ムメモリ−装置 |
| JPS61256886A (ja) * | 1985-05-09 | 1986-11-14 | Hitachi Ltd | ビデオプリンタ |
| JPS6253093A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | 信号処理装置 |
| JPS63111796A (ja) * | 1986-10-30 | 1988-05-17 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JPH03143188A (ja) * | 1989-10-30 | 1991-06-18 | Sharp Corp | 映像信号記憶装置 |
| US5488432A (en) * | 1990-07-13 | 1996-01-30 | Laboratoire Europeen De Recherches Electroniques Avancees Societe En Nom Collectif | Video signal processing method for changing a video signal display format |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412528A (en) * | 1977-06-29 | 1979-01-30 | Toshiba Corp | Data processor |
| JPS5586279A (en) * | 1978-12-23 | 1980-06-28 | Japan Radio Co Ltd | Color still picture transmission-reception system |
-
1981
- 1981-09-18 JP JP56148509A patent/JPS5848591A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412528A (en) * | 1977-06-29 | 1979-01-30 | Toshiba Corp | Data processor |
| JPS5586279A (en) * | 1978-12-23 | 1980-06-28 | Japan Radio Co Ltd | Color still picture transmission-reception system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239793A (ja) * | 1985-04-16 | 1986-10-25 | Matsushita Electric Ind Co Ltd | フレ−ムメモリ−装置 |
| JPS61256886A (ja) * | 1985-05-09 | 1986-11-14 | Hitachi Ltd | ビデオプリンタ |
| JPS6253093A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | 信号処理装置 |
| JPS63111796A (ja) * | 1986-10-30 | 1988-05-17 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JPH03143188A (ja) * | 1989-10-30 | 1991-06-18 | Sharp Corp | 映像信号記憶装置 |
| US5488432A (en) * | 1990-07-13 | 1996-01-30 | Laboratoire Europeen De Recherches Electroniques Avancees Societe En Nom Collectif | Video signal processing method for changing a video signal display format |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525957A (en) | Dual mode electronic camera having a large recording capacity | |
| US5175624A (en) | Video system having image combining function | |
| JPS5848591A (ja) | 画像メモリ−制御装置 | |
| US5319460A (en) | Image signal processing device including frame memory | |
| JPH044675A (ja) | 電子カメラ | |
| JP3696895B2 (ja) | ビデオカメラ及び映像信号処理方法 | |
| JPS62141865A (ja) | フエ−ダ−装置 | |
| JP4313907B2 (ja) | 撮像装置及びその制御方法 | |
| US6204792B1 (en) | Ping-pong readout | |
| US5610840A (en) | Signal processing device | |
| JPH0681276B2 (ja) | 画像メモリ装置 | |
| JP2516921B2 (ja) | 画像情報読み取り・格納装置 | |
| JPH0686317A (ja) | 色信号処理回路 | |
| JPS5831150B2 (ja) | テレビジヨン標準方式変換装置 | |
| JPH0229186A (ja) | カラーｃｒｔ制御回路 | |
| JPS6055841B2 (ja) | プロセス制御装置 | |
| JPH0583670A (ja) | 画像信号処理装置 | |
| JPH0421189A (ja) | 画像メモリ回路 | |
| JPH0341894A (ja) | デジタルテレコンバータ装置 | |
| JPS6244723B2 (ja) | ||
| JPH0418890A (ja) | 色信号線順次走査回路 | |
| JPH04215390A (ja) | ビデオプリンタ装置 | |
| JPS63237686A (ja) | デジタル画像記憶装置 | |
| JPS61240794A (ja) | クロマ信号の時間軸反転方法及びその回路 | |
| JPH0795796B2 (ja) | 画像情報記録・読み出し装置 |