JPS5847735B2 - ゼロサプレスデジタル表示器 - Google Patents

ゼロサプレスデジタル表示器

Info

Publication number
JPS5847735B2
JPS5847735B2 JP9799876A JP9799876A JPS5847735B2 JP S5847735 B2 JPS5847735 B2 JP S5847735B2 JP 9799876 A JP9799876 A JP 9799876A JP 9799876 A JP9799876 A JP 9799876A JP S5847735 B2 JPS5847735 B2 JP S5847735B2
Authority
JP
Japan
Prior art keywords
zero
display
subless
function
decimal point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9799876A
Other languages
English (en)
Other versions
JPS5323234A (en
Inventor
勲 新岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kubota Corp
Original Assignee
Kubota Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kubota Corp filed Critical Kubota Corp
Priority to JP9799876A priority Critical patent/JPS5847735B2/ja
Publication of JPS5323234A publication Critical patent/JPS5323234A/ja
Publication of JPS5847735B2 publication Critical patent/JPS5847735B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明はデジタル表示器のゼロサブレスに関する。
伺桁も数字を表示するとき、例えば[■」のように上位
桁に不要の「Oj−tJ)表示されると、必要な数字が
読みにくくなる。
このような場合、「0」の表示をさせず「2」とだけ表
示させることをゼロサブレスと呼ぶ。
従来このゼロサブレスはゼロサブレス機能をもった集積
回路(以下ICと称す)で行われている場合が多い。
このICは第1図に示すように、リプル・プランキング
入力(以下RBIと称す)端子とりプル・プランキング
出力(以下RBOと称す)端子とを備え、かつBCDコ
ードで伝送されてくるデータをラッチし、その表示器に
適した信号に変換するとともに、その表示器を駆動する
デークラッチ/デコーダ/ドライバ等のICを利用する
ことが多い。
この第1図は4桁表示の場合のゼロサブレス機能をもっ
たICの要部の接続を示すもので、DP1は最小桁の表
示器を示し、それを駆動するICをIC,とする。
順次同様に、2桁目、3桁目、最上位桁の4桁目の表示
器をそれぞれDP2,DP3,DP4とし、各ICも■
C2,■C3,■C4とする。
また各ICのRBI端子、RBO端子をRBI,,RB
I2,RBI3,RBI4,RBO1,RBO2,RB
O3,RBO4とする。
ここで、BCD信号が「0」のとき、RBI端子に論理
゛0”′が入力されていると、その桁の表示は消灯(プ
ランキング)される。
そして、そのICのRBO端子は論理゛0”を出力する
このRBO端子の論理tl O jj出力は下位桁のI
CのRBI端子に対してリブル・プランキング情報を与
えるのに用いられる。
すなわちICのRBI端子が論理11 0 11でかつ
該ICに入力されるBCD信号のデータIOJを表示す
るときは、該ICのRBO端子は論理+1 0 17を
出力することになる。
第1図はゼロサブレスの方法を示したもので、最上位桁
のRB I4を0〔■〕に接続し、最小桁のRBI,,
RBO,はともにオーブンまたは論理+11,jlに接
続し、各IC間のRBO4とRB I3,RBO3,R
BI3を接続し、下位桁にリブル・プランキング情報の
申し送りを行う。
このように各ICの端子を接続すると、例えばデータの
表示命令が「団■■田」のときは4桁目のRBO4が論
理u O t9となり、3桁目のRB I3に『3桁目
の表示が「0」であればプランキングせよ』の命令が下
るが、8桁目の表示が10」でなく「2」であるためプ
ランキングを行わすRBO3に論理e+ 1 11を出
力し、2桁目のRB■2に『2桁目の表示が「0」であ
ってもプランキングは中止せよ』の命令が順次申し送ら
れる。
そして、「口■回田」と表示が行われ、不要の「0」を
自動的にプランキングして数字が非常に見やすくなるも
のである。
しかし、このリブル・プランキング情報の申し送り方法
では、小数点以下の表示を行わせる場合に、次のような
不都合を生じる。
ここでC1,C2を小数点とする。
まず、第2図aに示すように小数点以下第1位までを表
示させるために、表示器DP1の上桁の表示器DP2に
小数点C1を設け、例えば、データの命令でr Oo回
Dtb jと表示が命令されると、ゼロサブレスの働き
で「ロロ口(3)」と表示を行う。
次いで、第2図bに示すように小数点以下第2位までの
表示を希望し、表示器DP2の上桁の表示器DP3に小
数点C2を設け例えばデータの命令で「■[][]■」
の表示を命令されると、ゼロサブレスの働きで「ロロロ
(3)」と表示され、小数点以下第1位の表示器DP2
の「0」の表示がブランクされ数字の読み取りに大変注
意を要し、不便である。
そこで本発明はこの不都合をなくシ、小数点以上の桁に
おいてはゼロサブレスが行われ、小数点以下の桁にあっ
てはゼロプランキングを行なわずかつ小数点の移行が可
能なゼロサプレス表示を提供するものである。
以下本発明の一実施例を示す第3図に基づいて本発明の
動作を説明する。
第3図は小数点以下1桁と2桁の小数点移行が可能で、
かつ小数点以上の桁のゼロサブレスが可能な表示装置の
要部回路図を示し、1はフリツブフロツブ(以下F−F
と称す)で、小数点位置の選択を行うものである。
また該F−Flの入力端子をA,Bとし、それぞれの出
力端子をQA,QBとする。
2:−3は小数点駆動回路(以下ドライバと称す)で、
ドライバ2は小数点以下第1位までの表示の場合で、2
桁目の表示器DP2に設けた小数点C1を該入力信号が
論理?+ 1 19で点灯させ、ドライバ3は小数点以
下第2位までの表示の場合?、3桁目の表示器DP3に
設けた小数点C2を該入力信号が論理”1′′で点灯さ
せるものである。
4,5はスイッチング用トランジスタ、R1,R2,R
3, R,は抵抗器である。
Vccは電源電圧である。
ここで小数点以下1桁と2桁目までの表示を希望するた
め、最上位桁のIC4のRB I4は0〔■〕に接続し
、最小桁の■C1のRBI,,RBO1ともにオープン
または論理vt 1 t+に接続し、RBO4とRB■
3を接続し、前記のゼロプレスの不都合を解消するため
、本発明はRBO3とRB■2をトランジスタ5を介し
て接続し、該トランジスタ5のべ一スはトランジスタ4
を介してO (V)に接地する。
またRBI2とトランジスタ5のベースには抵抗Rl
J R2を介して電源電圧 Vcc が印加されると
ともに、トランジスタ4のベースは抵抗R3を介してF
−F1の出力QBに接続する。
第4図イ,口,ハ,二,ホ,へは第3図の要部電圧波形
を示す。
まず小数点以下第1位までの表示を希望して、F−Fl
の入力端子Aに論理t+ 1 91 (第4図イ〕を印
加するとF−Flの出力QAが論理If I Mとなり
、ドライバ2を介して2桁目の表示器DP2の小数点C
1を点灯させる。
このときF−Fiの他方の出力QBは論理゜′0“〔第
4図ハ〕であるから、抵抗R3を介して接続されたトラ
ンジスタ4のベースには信号が入力されず、該トランジ
スタ4はカットオフの状態である。
従って該コレクタは抵抗R2を介して電源電圧が印加さ
れているため、ほぼ論理?+ 1 11 (第4図二〕
となる。
ここで、トランジスタ5のコレクタには抵抗Rを介して
電源電圧が印加され、該コレクタは論理11 1 11
であるから、トランジスタ4のコレクタに接続されてい
るトランジスタ5はコレクターエミッタが導通し、デー
タで命令される表示がDP4,DP3ともにe+ 0
17でゼロサブレスが行われ、RBO4, RBO3が
論理?T O l+であれば、RB■2からRBO3に
電流が流入し、RB■2も論理(1 0 11となり、
2桁目のデータで命令される表示が「0」であれが、表
示のrOJはブランクされる。
またDP4,DP3の表示が「0」でなく、少なくとも
RBO3が論理″1″であればRB■2も論理f+ 1
11で例の支障もなくデータで命令される表示をゼロ
サブレスして表示を行う。
従って、例えばデータにより「閲囮団■」の表示を命令
されると「口日四問」と表示を行うものである。
次次いで、小数点以下2桁までの表示を希望して、F−
F1の入力端子Bに論理″′1”(第4図口〕を印加す
ると、該出力端子QAは論理”0 11となり、2桁目
の表示器の小数点C1は消灯する。
モしてF−F1の出力端子QBが論理ee 1 yt
(第4図八〕となり、ドライバ3を介して3桁目の表示
器DP3の小数点C2点灯させる。
また出力端子QBは抵抗R3を介してトランジスタ4の
ベースに接続されているため、該端子QBが論理n 1
ttとなることでトランジスタ4が導通し、抵抗R2
を介して電源電圧が印加され、かつトランジスタ4のコ
レクタに接続されたトランジスタ5のベースは論理″′
0″となり、該トランジスタ5はカットオフとなる。
従ってRBI2はRBO3からの申し送りのプランキン
グ情報(第4図ホ〕に関係なく常に論理”1″〔第4図
へ〕となる。
よって、小数点以下第1位の2桁目の表示器DP2にお
いてはゼロサプレスは行われない。
例えば、データにより「囮四四(3)」の表示を命令さ
れると「ロロ(6)(3)」と表示を行うものである。
従って、小数点を移動をさせた場合においても、何の支
障もなく、不必要な数字「0」のみをゼロサブレスして
、表示が大変読みとり易くなるものである。
また説明において、表示を4桁とし、小数点の移動を2
箇所としたが、表示器と各RBIとRBO端子間に挿入
される回路等を増設することで、より広範囲の小数点移
動においても不都合を生じることなくゼロサブレスを行
い、表示を行うものである。
以上説明のように本発明によると、測定器等の測定範囲
によって表示させる小数点を移動させ、かつその小数点
位置に適したゼリサブレスを自動的に行わせることが可
能で、表示が読み取り易くなるとともに読み取り誤差も
少なくなるもので、この工業的価値は極めて大きい。
【図面の簡単な説明】
第1図は従来のゼロサブレスを説明するための端子接続
図、第2図a,bは本発明を説明するための表示例を示
す図、第3図は本発明の一実施例を示す要部回路図、第
4図イ,口,ハ,二,ホ,へは第3図回路図の要部波形
図を示す。 ■C1,IC2,■C3,■C4・・・・・・ゼロサブ
レス機能をもった集積回路、DP1,DP2,DP3,
DP4・・・・・・表示器、R1,R2,R3・・・・
・・抵抗、1・・・・・・フリツブフロツブ、2,3・
・・・・・小数点駆動回路、4,5・・・・・・スイッ
チング用トランジスタ。

Claims (1)

    【特許請求の範囲】
  1. 1 ゼロサブレス機能を有する回路を使用した小数点移
    動式のデジタル表示器において、小数点表示可能の表示
    器を駆動している第1のゼロサブレス機能を有する回路
    のりプル・プランキング出力端子と前記第1のゼロサブ
    レス機能を有する回路の下位桁にある第2のゼロサブレ
    ス機能を有する回路のりプル・プランキング入力端子の
    間にスイッチング素子を介装し、前記小数点表示可能の
    表示器に印加する小数点表示信号により前記スイッチン
    グ素子をオフし、前記第1のゼロサブレス機能を有する
    回路から前記第2のゼロサブレス機能を有する回路への
    りプル・プランキング情報の伝達を遮断して、第2のゼ
    ロサブレス機能を有する回路のゼロサブレスを補正する
    ようにしたことを特徴とするゼロサブレスデジタル表示
    器。
JP9799876A 1976-08-16 1976-08-16 ゼロサプレスデジタル表示器 Expired JPS5847735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9799876A JPS5847735B2 (ja) 1976-08-16 1976-08-16 ゼロサプレスデジタル表示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9799876A JPS5847735B2 (ja) 1976-08-16 1976-08-16 ゼロサプレスデジタル表示器

Publications (2)

Publication Number Publication Date
JPS5323234A JPS5323234A (en) 1978-03-03
JPS5847735B2 true JPS5847735B2 (ja) 1983-10-24

Family

ID=14207318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9799876A Expired JPS5847735B2 (ja) 1976-08-16 1976-08-16 ゼロサプレスデジタル表示器

Country Status (1)

Country Link
JP (1) JPS5847735B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098804A (ja) * 1983-10-31 1985-06-01 Mitsubishi Electric Corp 電気車の制御装置
JPS60139104A (ja) * 1983-12-23 1985-07-23 Mitsubishi Electric Corp 電気車の制御装置
JPH0590661A (ja) * 1991-04-26 1993-04-09 Fanuc Ltd ガスレーザ装置用ブロアの軸受異常検出方式
JPH0560159B2 (ja) * 1984-09-27 1993-09-01 Nippon Denso Co

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098804A (ja) * 1983-10-31 1985-06-01 Mitsubishi Electric Corp 電気車の制御装置
JPS60139104A (ja) * 1983-12-23 1985-07-23 Mitsubishi Electric Corp 電気車の制御装置
JPH0560159B2 (ja) * 1984-09-27 1993-09-01 Nippon Denso Co
JPH0590661A (ja) * 1991-04-26 1993-04-09 Fanuc Ltd ガスレーザ装置用ブロアの軸受異常検出方式

Also Published As

Publication number Publication date
JPS5323234A (en) 1978-03-03

Similar Documents

Publication Publication Date Title
JPS5838029A (ja) 高分解能デイジタル−アナログ変換器
JPS5847735B2 (ja) ゼロサプレスデジタル表示器
US4678939A (en) Output circuit for signal transmission systems
JPS6017261B2 (ja) デジタル−アナログ変換回路
JPS6223060Y2 (ja)
JPH0724815Y2 (ja) 基準レベル変換回路
JP2508172B2 (ja) コントロ―ラの入力回路
JPH0325302Y2 (ja)
JPS61124872A (ja) 論理レベル検出回路
JP2680940B2 (ja) D/a変換器
JPS5937822Y2 (ja) 表示駆動回路
JPH0611485Y2 (ja) 設定情報読取り回路
JPH0431835Y2 (ja)
JPH0435215A (ja) ラッチ回路
JP2598888Y2 (ja) 電圧比較器
JPH0664964B2 (ja) スイッチ入力回路
JPH03185604A (ja) ヘッドセレクト回路
JPS58114237A (ja) 全加算器
JPH0983332A (ja) フォトカプラ駆動回路
JPH07183769A (ja) ラッチ回路
JPS5995708A (ja) 増幅回路
JP2000298546A (ja) タッチパネル座標補正方法
JPS6041194A (ja) 表示装置
JPS59228694A (ja) 陰極線管表示装置
JPS6242405B2 (ja)