JPS5847735B2 - ゼロサプレスデジタル表示器 - Google Patents
ゼロサプレスデジタル表示器Info
- Publication number
- JPS5847735B2 JPS5847735B2 JP9799876A JP9799876A JPS5847735B2 JP S5847735 B2 JPS5847735 B2 JP S5847735B2 JP 9799876 A JP9799876 A JP 9799876A JP 9799876 A JP9799876 A JP 9799876A JP S5847735 B2 JPS5847735 B2 JP S5847735B2
- Authority
- JP
- Japan
- Prior art keywords
- zero
- display
- subless
- function
- decimal point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明はデジタル表示器のゼロサブレスに関する。
伺桁も数字を表示するとき、例えば［■」のように上位
桁に不要の「Ｏｊ−ｔＪ）表示されると、必要な数字が
読みにくくなる。
桁に不要の「Ｏｊ−ｔＪ）表示されると、必要な数字が
読みにくくなる。
このような場合、「０」の表示をさせず「２」とだけ表
示させることをゼロサブレスと呼ぶ。
示させることをゼロサブレスと呼ぶ。
従来このゼロサブレスはゼロサブレス機能をもった集積
回路（以下ＩＣと称す）で行われている場合が多い。
回路（以下ＩＣと称す）で行われている場合が多い。
このＩＣは第１図に示すように、リプル・プランキング
入力（以下ＲＢＩと称す）端子とりプル・プランキング
出力（以下ＲＢＯと称す）端子とを備え、かつＢＣＤコ
ードで伝送されてくるデータをラッチし、その表示器に
適した信号に変換するとともに、その表示器を駆動する
デークラッチ／デコーダ／ドライバ等のＩＣを利用する
ことが多い。
入力（以下ＲＢＩと称す）端子とりプル・プランキング
出力（以下ＲＢＯと称す）端子とを備え、かつＢＣＤコ
ードで伝送されてくるデータをラッチし、その表示器に
適した信号に変換するとともに、その表示器を駆動する
デークラッチ／デコーダ／ドライバ等のＩＣを利用する
ことが多い。
この第１図は４桁表示の場合のゼロサブレス機能をもっ
たＩＣの要部の接続を示すもので、ＤＰ１は最小桁の表
示器を示し、それを駆動するＩＣをＩＣ，とする。
たＩＣの要部の接続を示すもので、ＤＰ１は最小桁の表
示器を示し、それを駆動するＩＣをＩＣ，とする。
順次同様に、２桁目、３桁目、最上位桁の４桁目の表示
器をそれぞれＤＰ２，ＤＰ３，ＤＰ４とし、各ＩＣも■
Ｃ２，■Ｃ３，■Ｃ４とする。
器をそれぞれＤＰ２，ＤＰ３，ＤＰ４とし、各ＩＣも■
Ｃ２，■Ｃ３，■Ｃ４とする。
また各ＩＣのＲＢＩ端子、ＲＢＯ端子をＲＢＩ，，ＲＢ
Ｉ２，ＲＢＩ３，ＲＢＩ４，ＲＢＯ１，ＲＢＯ２，ＲＢ
Ｏ３，ＲＢＯ４とする。
Ｉ２，ＲＢＩ３，ＲＢＩ４，ＲＢＯ１，ＲＢＯ２，ＲＢ
Ｏ３，ＲＢＯ４とする。
ここで、ＢＣＤ信号が「０」のとき、ＲＢＩ端子に論理
゛０”′が入力されていると、その桁の表示は消灯（プ
ランキング）される。
゛０”′が入力されていると、その桁の表示は消灯（プ
ランキング）される。
そして、そのＩＣのＲＢＯ端子は論理゛０”を出力する
。
。
このＲＢＯ端子の論理ｔｌ Ｏ ｊｊ出力は下位桁のＩ
ＣのＲＢＩ端子に対してリブル・プランキング情報を与
えるのに用いられる。
ＣのＲＢＩ端子に対してリブル・プランキング情報を与
えるのに用いられる。
すなわちＩＣのＲＢＩ端子が論理１１ ０ １１でかつ
該ＩＣに入力されるＢＣＤ信号のデータＩＯＪを表示す
るときは、該ＩＣのＲＢＯ端子は論理＋１ ０ １７を
出力することになる。
該ＩＣに入力されるＢＣＤ信号のデータＩＯＪを表示す
るときは、該ＩＣのＲＢＯ端子は論理＋１ ０ １７を
出力することになる。
第１図はゼロサブレスの方法を示したもので、最上位桁
のＲＢ Ｉ４を０〔■〕に接続し、最小桁のＲＢＩ，，
ＲＢＯ，はともにオーブンまたは論理＋１１，ｊｌに接
続し、各ＩＣ間のＲＢＯ４とＲＢ Ｉ３，ＲＢＯ３，Ｒ
ＢＩ３を接続し、下位桁にリブル・プランキング情報の
申し送りを行う。
のＲＢ Ｉ４を０〔■〕に接続し、最小桁のＲＢＩ，，
ＲＢＯ，はともにオーブンまたは論理＋１１，ｊｌに接
続し、各ＩＣ間のＲＢＯ４とＲＢ Ｉ３，ＲＢＯ３，Ｒ
ＢＩ３を接続し、下位桁にリブル・プランキング情報の
申し送りを行う。
このように各ＩＣの端子を接続すると、例えばデータの
表示命令が「団■■田」のときは４桁目のＲＢＯ４が論
理ｕ Ｏ ｔ９となり、３桁目のＲＢ Ｉ３に『３桁目
の表示が「０」であればプランキングせよ』の命令が下
るが、８桁目の表示が１０」でなく「２」であるためプ
ランキングを行わすＲＢＯ３に論理ｅ＋ １ １１を出
力し、２桁目のＲＢ■２に『２桁目の表示が「０」であ
ってもプランキングは中止せよ』の命令が順次申し送ら
れる。
表示命令が「団■■田」のときは４桁目のＲＢＯ４が論
理ｕ Ｏ ｔ９となり、３桁目のＲＢ Ｉ３に『３桁目
の表示が「０」であればプランキングせよ』の命令が下
るが、８桁目の表示が１０」でなく「２」であるためプ
ランキングを行わすＲＢＯ３に論理ｅ＋ １ １１を出
力し、２桁目のＲＢ■２に『２桁目の表示が「０」であ
ってもプランキングは中止せよ』の命令が順次申し送ら
れる。
そして、「口■回田」と表示が行われ、不要の「０」を
自動的にプランキングして数字が非常に見やすくなるも
のである。
自動的にプランキングして数字が非常に見やすくなるも
のである。
しかし、このリブル・プランキング情報の申し送り方法
では、小数点以下の表示を行わせる場合に、次のような
不都合を生じる。
では、小数点以下の表示を行わせる場合に、次のような
不都合を生じる。
ここでＣ１，Ｃ２を小数点とする。
まず、第２図ａに示すように小数点以下第１位までを表
示させるために、表示器ＤＰ１の上桁の表示器ＤＰ２に
小数点Ｃ１を設け、例えば、データの命令でｒ Ｏｏ回
Ｄｔｂ ｊと表示が命令されると、ゼロサブレスの働き
で「ロロ口（３）」と表示を行う。
示させるために、表示器ＤＰ１の上桁の表示器ＤＰ２に
小数点Ｃ１を設け、例えば、データの命令でｒ Ｏｏ回
Ｄｔｂ ｊと表示が命令されると、ゼロサブレスの働き
で「ロロ口（３）」と表示を行う。
次いで、第２図ｂに示すように小数点以下第２位までの
表示を希望し、表示器ＤＰ２の上桁の表示器ＤＰ３に小
数点Ｃ２を設け例えばデータの命令で「■［］［］■」
の表示を命令されると、ゼロサブレスの働きで「ロロロ
（３）」と表示され、小数点以下第１位の表示器ＤＰ２
の「０」の表示がブランクされ数字の読み取りに大変注
意を要し、不便である。
表示を希望し、表示器ＤＰ２の上桁の表示器ＤＰ３に小
数点Ｃ２を設け例えばデータの命令で「■［］［］■」
の表示を命令されると、ゼロサブレスの働きで「ロロロ
（３）」と表示され、小数点以下第１位の表示器ＤＰ２
の「０」の表示がブランクされ数字の読み取りに大変注
意を要し、不便である。
そこで本発明はこの不都合をなくシ、小数点以上の桁に
おいてはゼロサブレスが行われ、小数点以下の桁にあっ
てはゼロプランキングを行なわずかつ小数点の移行が可
能なゼロサプレス表示を提供するものである。
おいてはゼロサブレスが行われ、小数点以下の桁にあっ
てはゼロプランキングを行なわずかつ小数点の移行が可
能なゼロサプレス表示を提供するものである。
以下本発明の一実施例を示す第３図に基づいて本発明の
動作を説明する。
動作を説明する。
第３図は小数点以下１桁と２桁の小数点移行が可能で、
かつ小数点以上の桁のゼロサブレスが可能な表示装置の
要部回路図を示し、１はフリツブフロツブ（以下Ｆ−Ｆ
と称す）で、小数点位置の選択を行うものである。
かつ小数点以上の桁のゼロサブレスが可能な表示装置の
要部回路図を示し、１はフリツブフロツブ（以下Ｆ−Ｆ
と称す）で、小数点位置の選択を行うものである。
また該Ｆ−Ｆｌの入力端子をＡ，Ｂとし、それぞれの出
力端子をＱＡ，ＱＢとする。
力端子をＱＡ，ＱＢとする。
２：−３は小数点駆動回路（以下ドライバと称す）で、
ドライバ２は小数点以下第１位までの表示の場合で、２
桁目の表示器ＤＰ２に設けた小数点Ｃ１を該入力信号が
論理？＋ １ １９で点灯させ、ドライバ３は小数点以
下第２位までの表示の場合？、３桁目の表示器ＤＰ３に
設けた小数点Ｃ２を該入力信号が論理”１′′で点灯さ
せるものである。
ドライバ２は小数点以下第１位までの表示の場合で、２
桁目の表示器ＤＰ２に設けた小数点Ｃ１を該入力信号が
論理？＋ １ １９で点灯させ、ドライバ３は小数点以
下第２位までの表示の場合？、３桁目の表示器ＤＰ３に
設けた小数点Ｃ２を該入力信号が論理”１′′で点灯さ
せるものである。
４，５はスイッチング用トランジスタ、Ｒ１，Ｒ２，Ｒ
３， Ｒ，は抵抗器である。
３， Ｒ，は抵抗器である。
Ｖｃｃは電源電圧である。
ここで小数点以下１桁と２桁目までの表示を希望するた
め、最上位桁のＩＣ４のＲＢ Ｉ４は０〔■〕に接続し
、最小桁の■Ｃ１のＲＢＩ，，ＲＢＯ１ともにオープン
または論理ｖｔ １ ｔ＋に接続し、ＲＢＯ４とＲＢ■
３を接続し、前記のゼロプレスの不都合を解消するため
、本発明はＲＢＯ３とＲＢ■２をトランジスタ５を介し
て接続し、該トランジスタ５のべ一スはトランジスタ４
を介してＯ （Ｖ）に接地する。
め、最上位桁のＩＣ４のＲＢ Ｉ４は０〔■〕に接続し
、最小桁の■Ｃ１のＲＢＩ，，ＲＢＯ１ともにオープン
または論理ｖｔ １ ｔ＋に接続し、ＲＢＯ４とＲＢ■
３を接続し、前記のゼロプレスの不都合を解消するため
、本発明はＲＢＯ３とＲＢ■２をトランジスタ５を介し
て接続し、該トランジスタ５のべ一スはトランジスタ４
を介してＯ （Ｖ）に接地する。
またＲＢＩ２とトランジスタ５のベースには抵抗Ｒｌ
Ｊ Ｒ２を介して電源電圧 Ｖｃｃ が印加されると
ともに、トランジスタ４のベースは抵抗Ｒ３を介してＦ
−Ｆ１の出力ＱＢに接続する。
Ｊ Ｒ２を介して電源電圧 Ｖｃｃ が印加されると
ともに、トランジスタ４のベースは抵抗Ｒ３を介してＦ
−Ｆ１の出力ＱＢに接続する。
第４図イ，口，ハ，二，ホ，へは第３図の要部電圧波形
を示す。
を示す。
まず小数点以下第１位までの表示を希望して、Ｆ−Ｆｌ
の入力端子Ａに論理ｔ＋ １ ９１ （第４図イ〕を印
加するとＦ−Ｆｌの出力ＱＡが論理Ｉｆ Ｉ Ｍとなり
、ドライバ２を介して２桁目の表示器ＤＰ２の小数点Ｃ
１を点灯させる。
の入力端子Ａに論理ｔ＋ １ ９１ （第４図イ〕を印
加するとＦ−Ｆｌの出力ＱＡが論理Ｉｆ Ｉ Ｍとなり
、ドライバ２を介して２桁目の表示器ＤＰ２の小数点Ｃ
１を点灯させる。
このときＦ−Ｆｉの他方の出力ＱＢは論理゜′０“〔第
４図ハ〕であるから、抵抗Ｒ３を介して接続されたトラ
ンジスタ４のベースには信号が入力されず、該トランジ
スタ４はカットオフの状態である。
４図ハ〕であるから、抵抗Ｒ３を介して接続されたトラ
ンジスタ４のベースには信号が入力されず、該トランジ
スタ４はカットオフの状態である。
従って該コレクタは抵抗Ｒ２を介して電源電圧が印加さ
れているため、ほぼ論理？＋ １ １１ （第４図二〕
となる。
れているため、ほぼ論理？＋ １ １１ （第４図二〕
となる。
ここで、トランジスタ５のコレクタには抵抗Ｒを介して
電源電圧が印加され、該コレクタは論理１１ １ １１
であるから、トランジスタ４のコレクタに接続されてい
るトランジスタ５はコレクターエミッタが導通し、デー
タで命令される表示がＤＰ４，ＤＰ３ともにｅ＋ ０
１７でゼロサブレスが行われ、ＲＢＯ４， ＲＢＯ３が
論理？Ｔ Ｏ ｌ＋であれば、ＲＢ■２からＲＢＯ３に
電流が流入し、ＲＢ■２も論理（１ ０ １１となり、
２桁目のデータで命令される表示が「０」であれが、表
示のｒＯＪはブランクされる。
電源電圧が印加され、該コレクタは論理１１ １ １１
であるから、トランジスタ４のコレクタに接続されてい
るトランジスタ５はコレクターエミッタが導通し、デー
タで命令される表示がＤＰ４，ＤＰ３ともにｅ＋ ０
１７でゼロサブレスが行われ、ＲＢＯ４， ＲＢＯ３が
論理？Ｔ Ｏ ｌ＋であれば、ＲＢ■２からＲＢＯ３に
電流が流入し、ＲＢ■２も論理（１ ０ １１となり、
２桁目のデータで命令される表示が「０」であれが、表
示のｒＯＪはブランクされる。
またＤＰ４，ＤＰ３の表示が「０」でなく、少なくとも
ＲＢＯ３が論理″１″であればＲＢ■２も論理ｆ＋ １
１１で例の支障もなくデータで命令される表示をゼロ
サブレスして表示を行う。
ＲＢＯ３が論理″１″であればＲＢ■２も論理ｆ＋ １
１１で例の支障もなくデータで命令される表示をゼロ
サブレスして表示を行う。
従って、例えばデータにより「閲囮団■」の表示を命令
されると「口日四問」と表示を行うものである。
されると「口日四問」と表示を行うものである。
次次いで、小数点以下２桁までの表示を希望して、Ｆ−
Ｆ１の入力端子Ｂに論理″′１”（第４図口〕を印加す
ると、該出力端子ＱＡは論理”０ １１となり、２桁目
の表示器の小数点Ｃ１は消灯する。
Ｆ１の入力端子Ｂに論理″′１”（第４図口〕を印加す
ると、該出力端子ＱＡは論理”０ １１となり、２桁目
の表示器の小数点Ｃ１は消灯する。
モしてＦ−Ｆ１の出力端子ＱＢが論理ｅｅ １ ｙｔ
（第４図八〕となり、ドライバ３を介して３桁目の表示
器ＤＰ３の小数点Ｃ２点灯させる。
（第４図八〕となり、ドライバ３を介して３桁目の表示
器ＤＰ３の小数点Ｃ２点灯させる。
また出力端子ＱＢは抵抗Ｒ３を介してトランジスタ４の
ベースに接続されているため、該端子ＱＢが論理ｎ １
ｔｔとなることでトランジスタ４が導通し、抵抗Ｒ２
を介して電源電圧が印加され、かつトランジスタ４のコ
レクタに接続されたトランジスタ５のベースは論理″′
０″となり、該トランジスタ５はカットオフとなる。
ベースに接続されているため、該端子ＱＢが論理ｎ １
ｔｔとなることでトランジスタ４が導通し、抵抗Ｒ２
を介して電源電圧が印加され、かつトランジスタ４のコ
レクタに接続されたトランジスタ５のベースは論理″′
０″となり、該トランジスタ５はカットオフとなる。
従ってＲＢＩ２はＲＢＯ３からの申し送りのプランキン
グ情報（第４図ホ〕に関係なく常に論理”１″〔第４図
へ〕となる。
グ情報（第４図ホ〕に関係なく常に論理”１″〔第４図
へ〕となる。
よって、小数点以下第１位の２桁目の表示器ＤＰ２にお
いてはゼロサプレスは行われない。
いてはゼロサプレスは行われない。
例えば、データにより「囮四四（３）」の表示を命令さ
れると「ロロ（６）（３）」と表示を行うものである。
れると「ロロ（６）（３）」と表示を行うものである。
従って、小数点を移動をさせた場合においても、何の支
障もなく、不必要な数字「０」のみをゼロサブレスして
、表示が大変読みとり易くなるものである。
障もなく、不必要な数字「０」のみをゼロサブレスして
、表示が大変読みとり易くなるものである。
また説明において、表示を４桁とし、小数点の移動を２
箇所としたが、表示器と各ＲＢＩとＲＢＯ端子間に挿入
される回路等を増設することで、より広範囲の小数点移
動においても不都合を生じることなくゼロサブレスを行
い、表示を行うものである。
箇所としたが、表示器と各ＲＢＩとＲＢＯ端子間に挿入
される回路等を増設することで、より広範囲の小数点移
動においても不都合を生じることなくゼロサブレスを行
い、表示を行うものである。
以上説明のように本発明によると、測定器等の測定範囲
によって表示させる小数点を移動させ、かつその小数点
位置に適したゼリサブレスを自動的に行わせることが可
能で、表示が読み取り易くなるとともに読み取り誤差も
少なくなるもので、この工業的価値は極めて大きい。
によって表示させる小数点を移動させ、かつその小数点
位置に適したゼリサブレスを自動的に行わせることが可
能で、表示が読み取り易くなるとともに読み取り誤差も
少なくなるもので、この工業的価値は極めて大きい。
第１図は従来のゼロサブレスを説明するための端子接続
図、第２図ａ，ｂは本発明を説明するための表示例を示
す図、第３図は本発明の一実施例を示す要部回路図、第
４図イ，口，ハ，二，ホ，へは第３図回路図の要部波形
図を示す。 ■Ｃ１，ＩＣ２，■Ｃ３，■Ｃ４・・・・・・ゼロサブ
レス機能をもった集積回路、ＤＰ１，ＤＰ２，ＤＰ３，
ＤＰ４・・・・・・表示器、Ｒ１，Ｒ２，Ｒ３・・・・
・・抵抗、１・・・・・・フリツブフロツブ、２，３・
・・・・・小数点駆動回路、４，５・・・・・・スイッ
チング用トランジスタ。
図、第２図ａ，ｂは本発明を説明するための表示例を示
す図、第３図は本発明の一実施例を示す要部回路図、第
４図イ，口，ハ，二，ホ，へは第３図回路図の要部波形
図を示す。 ■Ｃ１，ＩＣ２，■Ｃ３，■Ｃ４・・・・・・ゼロサブ
レス機能をもった集積回路、ＤＰ１，ＤＰ２，ＤＰ３，
ＤＰ４・・・・・・表示器、Ｒ１，Ｒ２，Ｒ３・・・・
・・抵抗、１・・・・・・フリツブフロツブ、２，３・
・・・・・小数点駆動回路、４，５・・・・・・スイッ
チング用トランジスタ。
Claims (1)
- １ ゼロサブレス機能を有する回路を使用した小数点移
動式のデジタル表示器において、小数点表示可能の表示
器を駆動している第１のゼロサブレス機能を有する回路
のりプル・プランキング出力端子と前記第１のゼロサブ
レス機能を有する回路の下位桁にある第２のゼロサブレ
ス機能を有する回路のりプル・プランキング入力端子の
間にスイッチング素子を介装し、前記小数点表示可能の
表示器に印加する小数点表示信号により前記スイッチン
グ素子をオフし、前記第１のゼロサブレス機能を有する
回路から前記第２のゼロサブレス機能を有する回路への
りプル・プランキング情報の伝達を遮断して、第２のゼ
ロサブレス機能を有する回路のゼロサブレスを補正する
ようにしたことを特徴とするゼロサブレスデジタル表示
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9799876A JPS5847735B2 (ja) | 1976-08-16 | 1976-08-16 | ゼロサプレスデジタル表示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9799876A JPS5847735B2 (ja) | 1976-08-16 | 1976-08-16 | ゼロサプレスデジタル表示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5323234A JPS5323234A (en) | 1978-03-03 |
| JPS5847735B2 true JPS5847735B2 (ja) | 1983-10-24 |
Family
ID=14207318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9799876A Expired JPS5847735B2 (ja) | 1976-08-16 | 1976-08-16 | ゼロサプレスデジタル表示器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847735B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6098804A (ja) * | 1983-10-31 | 1985-06-01 | Mitsubishi Electric Corp | 電気車の制御装置 |
| JPS60139104A (ja) * | 1983-12-23 | 1985-07-23 | Mitsubishi Electric Corp | 電気車の制御装置 |
| JPH0590661A (ja) * | 1991-04-26 | 1993-04-09 | Fanuc Ltd | ガスレーザ装置用ブロアの軸受異常検出方式 |
| JPH0560159B2 (ja) * | 1984-09-27 | 1993-09-01 | Nippon Denso Co |
-
1976
- 1976-08-16 JP JP9799876A patent/JPS5847735B2/ja not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6098804A (ja) * | 1983-10-31 | 1985-06-01 | Mitsubishi Electric Corp | 電気車の制御装置 |
| JPS60139104A (ja) * | 1983-12-23 | 1985-07-23 | Mitsubishi Electric Corp | 電気車の制御装置 |
| JPH0560159B2 (ja) * | 1984-09-27 | 1993-09-01 | Nippon Denso Co | |
| JPH0590661A (ja) * | 1991-04-26 | 1993-04-09 | Fanuc Ltd | ガスレーザ装置用ブロアの軸受異常検出方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5323234A (en) | 1978-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5838029A (ja) | 高分解能デイジタル−アナログ変換器 | |
| JPS5847735B2 (ja) | ゼロサプレスデジタル表示器 | |
| US4678939A (en) | Output circuit for signal transmission systems | |
| US5294929A (en) | Control system for peripheral devices | |
| JPH0724815Y2 (ja) | 基準レベル変換回路 | |
| JP3509323B2 (ja) | フォトカプラ駆動回路 | |
| JPH0325302Y2 (ja) | ||
| JPS61124872A (ja) | 論理レベル検出回路 | |
| JPS6141295Y2 (ja) | ||
| JPH0611485Y2 (ja) | 設定情報読取り回路 | |
| JPH0431835Y2 (ja) | ||
| JPH0435215A (ja) | ラッチ回路 | |
| JP2598888Y2 (ja) | 電圧比較器 | |
| SU1008907A1 (ru) | Устройство дл переключени тока магнитной головки | |
| JPH0664964B2 (ja) | スイッチ入力回路 | |
| JPH03185604A (ja) | ヘッドセレクト回路 | |
| JPH01194796A (ja) | コントローラの入力回路 | |
| JPS58114237A (ja) | 全加算器 | |
| JPH07183769A (ja) | ラッチ回路 | |
| JPS5995708A (ja) | 増幅回路 | |
| JP2000298546A (ja) | タッチパネル座標補正方法 | |
| JPS6041194A (ja) | 表示装置 | |
| JPS59228694A (ja) | 陰極線管表示装置 | |
| JPS6242405B2 (ja) | ||
| JPS60223228A (ja) | ２信号から３信号を発生するための信号変換回路 |