JPS5847353A - Ｓｃビット重畳方式 - Google Patents
Ｓｃビット重畳方式Info
- Publication number
- JPS5847353A JPS5847353A JP56145461A JP14546181A JPS5847353A JP S5847353 A JPS5847353 A JP S5847353A JP 56145461 A JP56145461 A JP 56145461A JP 14546181 A JP14546181 A JP 14546181A JP S5847353 A JPS5847353 A JP S5847353A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- code
- circuit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ｔｆｆ、 Ｓ Ｃ（Ｓｅｒｖｉｃｅ ａｗｌ Ｃ
ｃｍｔｒｏｌ ）ビットｍ侵万式に関し、！＃に光通信
システム等に用いら７ＬるｍＢｎＢ符号にＳＣビットを
重畳する方式に関「る。
ｃｍｔｒｏｌ ）ビットｍ侵万式に関し、！＃に光通信
システム等に用いら７ＬるｍＢｎＢ符号にＳＣビットを
重畳する方式に関「る。
ｒｎＢｎＢ符号（ｍ 、餡に整数、講≦露）は原符号と
なるＰＣＭ符号等の２値打号をｍビット毎に区切り、そ
のｍビットの２値打号ｆｎビットの２値打号に変換した
符号であり、原信号のマーク率に関係なく変換された信
号すなわち伝送路信号のマーク率を強等の一足値にする
ことが口■能であるため、ｋｋ近、特に光通信システム
の伝送路符号として注目されている。例えば、３Ｂ４Ｂ
ｊ＋号に易・いては第１図（α）に示すように、３ビツ
トの原２餉符号（３Ｂ）ｉ一対応する４ビツトの２値打
号（４Ｂ）にに侠する。例えば、原符号６００．００１
等にそれぞれ００１１，０１０１等に変換される。但し
、第１図（ａ）の例では、原符号１１０および１１１は
それぞれ２組の４ビット符号に対応づけらｎている。こ
れ框前記の原符号０００ないしＩＬ）ｌに対応づけられ
念４ビット符号に同数ｐｒＯＪとｒｌＪから構成され、
ディスパリティ（ｒ Ｏ−Ｊと「ｌ」の数の差、 ｄ
ｉｓｐａｒｉｔｙ ） ｄがＯであるのに対し、これら
の原符号１１０および１１１に対応づけられた４ビット
符号においてｆｌｒＯＪとｒｌＪの数が異なるため互に
ディスパリティの異なる符号に交互に変換することによ
って３８４Ｂ符号のマーク率が竹になるようにするため
である。すなわち、これらの原符号１１０および１１１
はそれぞれディスハリティが−２の符号０１００および
００１０７１Ｉるいはディスハリティが＋２の符号１０
１１およびｌ １０１ ＶＣ父互に変換される。したが
って、第１図（α）の例においては３ピツトの原祠号は
１にディスパリティの異なる（ｄ＝０．−２、＋２）符
号に変換されるが、第１図＜ｂｊの状−遍移図に示され
るように、状１Ｍ＋１ ′ｔ−変換された符号中のＩＩ
Ｊの数が「０」の数より多い状態すなわちマーク率が棒
以上の状態とし、状態−１を変換された符号中の「１」
の数が「０」の数より少ない状態すなわちマーク率がＡ
以下の状態とすれば、ディスパリティｄ＝０の符号に変
換する場合ぽいずれの状態（＋１または−１）にあって
も状題壇移にないが、ディスパリティが０でない符号に
変換する場合にその時の状態に応じてディスパリティが
選択される。テなわち、状［＋１の場合はディスパリテ
ィｄ＝−２の符号に変換され以後状態−１１１′ｃｍ移
し、状態−１の場合にナイスパリティｄ＝＋２の符号に
変換され以後状−十１に遷移する。このような符号変換
によって伝送路符号のマーク率をは＃１”Ａにすること
ができる。
なるＰＣＭ符号等の２値打号をｍビット毎に区切り、そ
のｍビットの２値打号ｆｎビットの２値打号に変換した
符号であり、原信号のマーク率に関係なく変換された信
号すなわち伝送路信号のマーク率を強等の一足値にする
ことが口■能であるため、ｋｋ近、特に光通信システム
の伝送路符号として注目されている。例えば、３Ｂ４Ｂ
ｊ＋号に易・いては第１図（α）に示すように、３ビツ
トの原２餉符号（３Ｂ）ｉ一対応する４ビツトの２値打
号（４Ｂ）にに侠する。例えば、原符号６００．００１
等にそれぞれ００１１，０１０１等に変換される。但し
、第１図（ａ）の例では、原符号１１０および１１１は
それぞれ２組の４ビット符号に対応づけらｎている。こ
れ框前記の原符号０００ないしＩＬ）ｌに対応づけられ
念４ビット符号に同数ｐｒＯＪとｒｌＪから構成され、
ディスパリティ（ｒ Ｏ−Ｊと「ｌ」の数の差、 ｄ
ｉｓｐａｒｉｔｙ ） ｄがＯであるのに対し、これら
の原符号１１０および１１１に対応づけられた４ビット
符号においてｆｌｒＯＪとｒｌＪの数が異なるため互に
ディスパリティの異なる符号に交互に変換することによ
って３８４Ｂ符号のマーク率が竹になるようにするため
である。すなわち、これらの原符号１１０および１１１
はそれぞれディスハリティが−２の符号０１００および
００１０７１Ｉるいはディスハリティが＋２の符号１０
１１およびｌ １０１ ＶＣ父互に変換される。したが
って、第１図（α）の例においては３ピツトの原祠号は
１にディスパリティの異なる（ｄ＝０．−２、＋２）符
号に変換されるが、第１図＜ｂｊの状−遍移図に示され
るように、状１Ｍ＋１ ′ｔ−変換された符号中のＩＩ
Ｊの数が「０」の数より多い状態すなわちマーク率が棒
以上の状態とし、状態−１を変換された符号中の「１」
の数が「０」の数より少ない状態すなわちマーク率がＡ
以下の状態とすれば、ディスパリティｄ＝０の符号に変
換する場合ぽいずれの状態（＋１または−１）にあって
も状題壇移にないが、ディスパリティが０でない符号に
変換する場合にその時の状態に応じてディスパリティが
選択される。テなわち、状［＋１の場合はディスパリテ
ィｄ＝−２の符号に変換され以後状態−１１１′ｃｍ移
し、状態−１の場合にナイスパリティｄ＝＋２の符号に
変換され以後状−十１に遷移する。このような符号変換
によって伝送路符号のマーク率をは＃１”Ａにすること
ができる。
ところで０光通信システム等においてば各中継器の制御
信号または皆声信号等がＳＣビットとして伝送データ信
号に重畳して送信される０従米。
信号または皆声信号等がＳＣビットとして伝送データ信
号に重畳して送信される０従米。
ｍＲｎＢ符号にＳＣピッ１重畳する方式としては。
第２図に示すように、原符号をそれぞれｍビットからな
るワード１．２，３．・・・に区切るとともに軸数ワー
ド（同図においては６９−ド）毎に区切ってフレームＦ
を補成し、１フレーム中の特定ワードにフレーム同期用
ｐ７レームピツトＦＢｋ挿入するとともに必要に応じて
特定ワード中にＳＣビットを挿入するものが考えられて
いる。この場合。
るワード１．２，３．・・・に区切るとともに軸数ワー
ド（同図においては６９−ド）毎に区切ってフレームＦ
を補成し、１フレーム中の特定ワードにフレーム同期用
ｐ７レームピツトＦＢｋ挿入するとともに必要に応じて
特定ワード中にＳＣビットを挿入するものが考えられて
いる。この場合。
原符号の各ｍビットのワードｔ’１％ビットの対応符号
に変換されて伝送路符号が構成されるが、フレームビッ
トＦＢおよびＳＣビットＳＣＢが挿入されたワードはｍ
ビットの原符号がそのま筐用いられる。第２図に訃いて
は原符号のワード２，３，５゜６、・・・ｔａｎピット
の対応符号に変換されたワード２； ３′、５−５Ｓ・
・・等とされているが、原符号のワード１．４，７．・
・・はそのｔｔ用いられている。
に変換されて伝送路符号が構成されるが、フレームビッ
トＦＢおよびＳＣビットＳＣＢが挿入されたワードはｍ
ビットの原符号がそのま筐用いられる。第２図に訃いて
は原符号のワード２，３，５゜６、・・・ｔａｎピット
の対応符号に変換されたワード２； ３′、５−５Ｓ・
・・等とされているが、原符号のワード１．４，７．・
・・はそのｔｔ用いられている。
しかしながら、＃Ｊ記従従来においてに、各フレーム中
に符号変換を行なわないワードが存在する７ｔめ特に１
フレームのワード数が少ない場合にマーク単変動が著し
くなりｍＢｎＢ符号の利点が充分ｉこ油相できなくなる
という不都合があった。
に符号変換を行なわないワードが存在する７ｔめ特に１
フレームのワード数が少ない場合にマーク単変動が著し
くなりｍＢｎＢ符号の利点が充分ｉこ油相できなくなる
という不都合があった。
本発明の目的に、前述の従来例における問題点にかんが
み、ＳＣビット重畳方式において、フレームビットを挿
入したワードおよびＳＣビットを挿入したワードではｍ
ビットの原信号と飢ビットのｍ１５号を反転した信号と
を交互に用いるという榊慾にもとづき、簡単なノ・−ド
ウエアの使用でｍ’ＢｎＭ符号の特長を生かしつつ適確
にＳＣビットの重畳ができるようにすることにある。
み、ＳＣビット重畳方式において、フレームビットを挿
入したワードおよびＳＣビットを挿入したワードではｍ
ビットの原信号と飢ビットのｍ１５号を反転した信号と
を交互に用いるという榊慾にもとづき、簡単なノ・−ド
ウエアの使用でｍ’ＢｎＭ符号の特長を生かしつつ適確
にＳＣビットの重畳ができるようにすることにある。
不発明は、伝送路符号としてｍＢｎＢ符号を用いｆＣ！
３１信システムシステムＳＣビット重畳方式において、
ｔＸビットの原信号の符号変換を、フレームビットを挿
入したワードおよびＳＣビットを挿入し九ワードでｌ１
ｍビットの原信号あるいａｍビットの原信号の各ビット
を反転したものをその１１用い、その他のワードではｍ
ビットの原イｄ号に対応するｎビットのｍＢｎＢ符号に
変換することを特徴とする。
３１信システムシステムＳＣビット重畳方式において、
ｔＸビットの原信号の符号変換を、フレームビットを挿
入したワードおよびＳＣビットを挿入し九ワードでｌ１
ｍビットの原信号あるいａｍビットの原信号の各ビット
を反転したものをその１１用い、その他のワードではｍ
ビットの原イｄ号に対応するｎビットのｍＢｎＢ符号に
変換することを特徴とする。
以下図面により本発明の詳細な説明する。本発明におい
てに、＠３図（α）に示すように、フレームビットＦＢ
を挿入したワードでばｍビットの原１６号ｍＢｔ−その
まま用い、ＳＣビットＳＣＢ ’ｆ（挿入したワードで
はｍビットの原信号の反転信号；Ｔを用いるか、あるい
は、第３図１６７に示すようにフレームビットＦＢを挿
入したワードではｍビットのｍｆ１号の反転１６号ｍＢ
を用い、ＳＣビットＳＣＢを挿入したワードではｍビッ
トの原信号ｍＢをそのまま用いる。フレームビットＦＢ
全挿入したワードおよびＳＣビット−８ＣＢｋ挿入し次
ワード以外のワードでに従来通り各ｍビットの原信号に
対応するｎビットの２値打ｑｎＢ丁なわちｍ ／？ ｎ
Ｂ符号に変換される。
てに、＠３図（α）に示すように、フレームビットＦＢ
を挿入したワードでばｍビットの原１６号ｍＢｔ−その
まま用い、ＳＣビットＳＣＢ ’ｆ（挿入したワードで
はｍビットの原信号の反転信号；Ｔを用いるか、あるい
は、第３図１６７に示すようにフレームビットＦＢを挿
入したワードではｍビットのｍｆ１号の反転１６号ｍＢ
を用い、ＳＣビットＳＣＢを挿入したワードではｍビッ
トの原信号ｍＢをそのまま用いる。フレームビットＦＢ
全挿入したワードおよびＳＣビット−８ＣＢｋ挿入し次
ワード以外のワードでに従来通り各ｍビットの原信号に
対応するｎビットの２値打ｑｎＢ丁なわちｍ ／？ ｎ
Ｂ符号に変換される。
あるいは、第４図（ｃＬ）に示すように、フレームピッ
トＦＢｔ″挿入したワードおよびＳＣビットを挿入した
り一ドを合せて一定周期（同図においては１フレーム）
ごとに原信号ｖｙｈＢと原信号の反転信号ｍＢｔ−父互
に用いてもよい。また、第４図（幻に示すようにフレー
ムビットＦＢを挿入したワードとＳＣビット５ＣＢｔ挿
入したワードとで独立の絢期ごとに原信号ｍＢとその反
転信号ｍＢｆ交互に用いてもよい。第３図１６７Ｈ，フ
レームビットを押入したワードでに１フレームごとに原
信号ｒｎＢとその反転（Ｍ号ｔｎｆｌ ′ｆｔ交互に用
い、ＳＣピッｌｌ大人２だワード′でに２フレームごと
に原信号ｍＢとぞの反転信号ｍＥを交互に用いた場合の
状態金示している〇 ところで、上述のようにフレームビットＦＢｔ−挿入し
たワードおよびＳＣビットを挿入したワードに交互に原
（ｇ号ｍＢとその反転信号ｍＢｆ用いた場合に伝送路信
号のマーク率が一足値（例えば鑵）となる理由を説明す
る。例えば、原信号が規則的にある絢期Ｔ、でｌ蓮続と
０連続をくり返す場合には、上述の原信号ｍＢとその反
転信号ｍＢを用いる周期Ｔ諺ヲ該絢期Ｔ１と異ならせか
つＴ、ζｋＴ。
トＦＢｔ″挿入したワードおよびＳＣビットを挿入した
り一ドを合せて一定周期（同図においては１フレーム）
ごとに原信号ｖｙｈＢと原信号の反転信号ｍＢｔ−父互
に用いてもよい。また、第４図（幻に示すようにフレー
ムビットＦＢを挿入したワードとＳＣビット５ＣＢｔ挿
入したワードとで独立の絢期ごとに原信号ｍＢとその反
転信号ｍＢｆ交互に用いてもよい。第３図１６７Ｈ，フ
レームビットを押入したワードでに１フレームごとに原
信号ｒｎＢとその反転（Ｍ号ｔｎｆｌ ′ｆｔ交互に用
い、ＳＣピッｌｌ大人２だワード′でに２フレームごと
に原信号ｍＢとぞの反転信号ｍＥを交互に用いた場合の
状態金示している〇 ところで、上述のようにフレームビットＦＢｔ−挿入し
たワードおよびＳＣビットを挿入したワードに交互に原
（ｇ号ｍＢとその反転信号ｍＢｆ用いた場合に伝送路信
号のマーク率が一足値（例えば鑵）となる理由を説明す
る。例えば、原信号が規則的にある絢期Ｔ、でｌ蓮続と
０連続をくり返す場合には、上述の原信号ｍＢとその反
転信号ｍＢを用いる周期Ｔ諺ヲ該絢期Ｔ１と異ならせか
つＴ、ζｋＴ。
（＆ ＝ １．３，５．・・・、すなわち奇数）となる
ように選択することによって伝送路信号中にｒｌＪと「
０」が生ずる確率を＃１ぼ等しく、シたがってマーク率
をほぼ外にすることができる。なお、フレームビットＦ
ＢおよびＳＣビットＳＣＢ＆：挿入しないワードはすべ
てｎビットのｍＢｎＢ符号信号に変換されるので、該ワ
ードについてのマーク率はｍＢｎ腑号の性質よりほぼマ
ーク軍備の一足値となることは明らかである。次に、原
信号に１連続および０遅続がランダムに生じる場合には
、原信号のｒｌＪが原信号ｍＢをその１筐用いることに
よりｌ−Ｉ Ｊになる確率に機であり、原イ♂°号の「
ｌ」が原１ｇ号の反転信号ｍＢｆ用いることにより「０
」となる確率も棒となる。また、原信号「０」が原信号
ｔｙｈＢ′ｆｔそのま１用いることにより「０」になる
＃率は強であり、原信号ｒＯＪが原信号のＪく私信号ｍ
Ｂを用いることにより「１」となるＮ率も棒となる。し
たがって、伝送路信号のマーク率は棒の一足値となる◇
さらに、原信号のマーク率が１またはＯに近い場合に、
フレームビットＦＢを挿入したワードおよびＳＣビット
を挿入し次ワードＳＣＨには、原信号溝Ｂとその反転信
号ｍＢが用いられるのでマーク率が棒の一定値となるこ
とば明らかである。したがって０本発明の方式によって
作成された伝送路符号のマーク率は＃１ぼ一定１ばにな
る。
ように選択することによって伝送路信号中にｒｌＪと「
０」が生ずる確率を＃１ぼ等しく、シたがってマーク率
をほぼ外にすることができる。なお、フレームビットＦ
ＢおよびＳＣビットＳＣＢ＆：挿入しないワードはすべ
てｎビットのｍＢｎＢ符号信号に変換されるので、該ワ
ードについてのマーク率はｍＢｎ腑号の性質よりほぼマ
ーク軍備の一足値となることは明らかである。次に、原
信号に１連続および０遅続がランダムに生じる場合には
、原信号のｒｌＪが原信号ｍＢをその１筐用いることに
よりｌ−Ｉ Ｊになる確率に機であり、原イ♂°号の「
ｌ」が原１ｇ号の反転信号ｍＢｆ用いることにより「０
」となる確率も棒となる。また、原信号「０」が原信号
ｔｙｈＢ′ｆｔそのま１用いることにより「０」になる
＃率は強であり、原信号ｒＯＪが原信号のＪく私信号ｍ
Ｂを用いることにより「１」となるＮ率も棒となる。し
たがって、伝送路信号のマーク率は棒の一足値となる◇
さらに、原信号のマーク率が１またはＯに近い場合に、
フレームビットＦＢを挿入したワードおよびＳＣビット
を挿入し次ワードＳＣＨには、原信号溝Ｂとその反転信
号ｍＢが用いられるのでマーク率が棒の一定値となるこ
とば明らかである。したがって０本発明の方式によって
作成された伝送路符号のマーク率は＃１ぼ一定１ばにな
る。
第５図は０光通信システム等の送信側に設けられたｍＨ
ｎＢ符号器（コーダー）の構成を示し、該コーダ汀原信
号を前述のようなｍ Ｂ ｎ Ｂ符号による伝送路符号
に変換しかつＳＣビットを挿入する機能を有する。第５
図のコーダーに１１並列変換回路１、ＲＯＭ＜読み取り
専用メモリ）等で構成される符号實俟回路２．並列直列
変ｙ４（ロ）略３１分周回路４．タイｉング発生回路５
．遅延回路６．スイッチ回路７および逓倍回路８を具備
する。
ｎＢ符号器（コーダー）の構成を示し、該コーダ汀原信
号を前述のようなｍ Ｂ ｎ Ｂ符号による伝送路符号
に変換しかつＳＣビットを挿入する機能を有する。第５
図のコーダーに１１並列変換回路１、ＲＯＭ＜読み取り
専用メモリ）等で構成される符号實俟回路２．並列直列
変ｙ４（ロ）略３１分周回路４．タイｉング発生回路５
．遅延回路６．スイッチ回路７および逓倍回路８を具備
する。
第５図の構成において、直列形式の原信号框該原（４号
の基本クロック（周波数ｆｏ）および分周回路４によっ
てｍ分周された周波数へ／ｍのクロックとともに直列並
列変換」１略１に入力され１ｍビット毎の並列信号に変
換される。該並列信号は符号変換回路２に入力されて対
応するｎビットの並列信号に変換され、さらに並列直列
変換回路３において各ワードがｎビットからなる直列形
式のｍＢｎＢ信号に変換される０ここで、並列直列変換
回路３にに分周回路４からの周波数ｆｏ／ｍのクロック
および該クロックを逓倍回路８において５倍して得られ
る周波数（ｎ／ｍ）ｆｏの・クロックが印加されてタイ
ミングの制御が行なわれる。なお。
の基本クロック（周波数ｆｏ）および分周回路４によっ
てｍ分周された周波数へ／ｍのクロックとともに直列並
列変換」１略１に入力され１ｍビット毎の並列信号に変
換される。該並列信号は符号変換回路２に入力されて対
応するｎビットの並列信号に変換され、さらに並列直列
変換回路３において各ワードがｎビットからなる直列形
式のｍＢｎＢ信号に変換される０ここで、並列直列変換
回路３にに分周回路４からの周波数ｆｏ／ｍのクロック
および該クロックを逓倍回路８において５倍して得られ
る周波数（ｎ／ｍ）ｆｏの・クロックが印加されてタイ
ミングの制御が行なわれる。なお。
遅延回路６は符号変換回路２で変換されたｎビットの並
列出力信号のディスパリティを記憶しておき０次のワー
ドの符号変換時に該ディスパリティと異なるディスパリ
ティを有するｎビットの１ｄ号に変換するために使用す
るもので６９．したがって、該遅延回１１６の出力は互
に異なるディスパリティを有する２つの算ピットワード
が割り当てられた原信号の符号変換時に符号変換回路２
に入力される。
列出力信号のディスパリティを記憶しておき０次のワー
ドの符号変換時に該ディスパリティと異なるディスパリ
ティを有するｎビットの１ｄ号に変換するために使用す
るもので６９．したがって、該遅延回１１６の出力は互
に異なるディスパリティを有する２つの算ピットワード
が割り当てられた原信号の符号変換時に符号変換回路２
に入力される。
また、上述の符号ｆ換回路２において框所足ワードごと
にフレームビットＦＢの挿入が行なわれるが、フレーム
ビットＦＢｕｎビットの並列出力の内のνりえは第１ビ
ツトに挿入され、出力１１１ ｌ ＊’に介して並列直
列変換回路３に入力される。さらに。
にフレームビットＦＢの挿入が行なわれるが、フレーム
ビットＦＢｕｎビットの並列出力の内のνりえは第１ビ
ツトに挿入され、出力１１１ ｌ ＊’に介して並列直
列変換回路３に入力される。さらに。
タイミング発生（２）路５において分周回路４からの周
波叙へ／１１＆のクロックにもとづき、所定のワードご
とにスイッチ制御信号ＳＷＣが作成されてスイッチＬ＃
Ｍ７に印加される。スイッチ回路７は該スイッチＩｆｉ
ＩＩ御偏号ＳＷＣにもとづき所定のワードごとに第５図
点−のように切り換えられ、ＳＣ信号人力からＳＣビッ
トＳＣＢが旙ビット韮列出力の円の第１ビツトに押入さ
れる。
波叙へ／１１＆のクロックにもとづき、所定のワードご
とにスイッチ制御信号ＳＷＣが作成されてスイッチＬ＃
Ｍ７に印加される。スイッチ回路７は該スイッチＩｆｉ
ＩＩ御偏号ＳＷＣにもとづき所定のワードごとに第５図
点−のように切り換えられ、ＳＣ信号人力からＳＣビッ
トＳＣＢが旙ビット韮列出力の円の第１ビツトに押入さ
れる。
タイミング発生回路５に、前述のようにしてフレームビ
ットＦＢおよびＳＣピットＳＣＢが挿入されたワードに
原信号ｍｌｌまたはその反転信号ｍＢ ′ｆｒ伸入する
ために、これらの各ワードの符号変換時に所定のタイミ
ングでｒｎＢ命令パルスまたにｍＢ命令パルスを符号変
換回路２に入力する。
ットＦＢおよびＳＣピットＳＣＢが挿入されたワードに
原信号ｍｌｌまたはその反転信号ｍＢ ′ｆｒ伸入する
ために、これらの各ワードの符号変換時に所定のタイミ
ングでｒｎＢ命令パルスまたにｍＢ命令パルスを符号変
換回路２に入力する。
符号変換回路２はｍＢ命令パルスが入力されたとき（１
ｍビットの入力信号をその’１１出力１１ａｌｔないし
−の円のｆ′９Ｔ足のｍ本に送出し、 ｍ７？命令パル
スが入力されたときｆ１ｍビットの入力信号の各ビット
を反転した信号ｍＢを出力線１．ないしｉｎの内の所定
のｍ本に送出する。
ｍビットの入力信号をその’１１出力１１ａｌｔないし
−の円のｆ′９Ｔ足のｍ本に送出し、 ｍ７？命令パル
スが入力されたときｆ１ｍビットの入力信号の各ビット
を反転した信号ｍＢを出力線１．ないしｉｎの内の所定
のｍ本に送出する。
第６図は、受（）！ＩＮに設けられたｍＲｎＢ復号器（
デコーダー）の構成を示し、該デコーダに伝送されたｍ
ＢｎＢ信号を原信号に戻すとともに上述のようにしてｍ
ＦｌｎＢ符号に挿入され友ＳＣビットＳＣＢを抽出する
機能を有する。第５図のｍＢルＢ符号デコーダーは直列
並列変換回路１１ 、 ＲＯＭ等で構成される復号回路
１２．並列直列変換回路１３、分周回路１４．タイミン
グ発生回ｖＪ１５゜同期保護回路１６．ディレー７リツ
プフロツプ１７および逓倍１佃路１８を具備する。
デコーダー）の構成を示し、該デコーダに伝送されたｍ
ＢｎＢ信号を原信号に戻すとともに上述のようにしてｍ
ＦｌｎＢ符号に挿入され友ＳＣビットＳＣＢを抽出する
機能を有する。第５図のｍＢルＢ符号デコーダーは直列
並列変換回路１１ 、 ＲＯＭ等で構成される復号回路
１２．並列直列変換回路１３、分周回路１４．タイミン
グ発生回ｖＪ１５゜同期保護回路１６．ディレー７リツ
プフロツプ１７および逓倍１佃路１８を具備する。
第６図の構成において、直列形式の受信データ入力すな
わちｍＦＩｎＢ符号を用いた伝バ路信号は（％／ｍ）１
０の周波数のクロックおよび分周ｒＣＪｌ路１４で作成
された周波数ｆｏ／ｍのクロックとともに直列並列変換
回路ｉ１に入力されｎビット毎の並列信号に変換される
。このｎビットの並列信号は復号回路１２に入力されて
対応するｍビットの並列１５号に変換され、さらに並列
直列変換回路１３において直列形式の原信号に変換され
る。ここで、並列直りＱ変換回路１３には分周回路１４
からＭｄ ｉ２ｆ ａ １０ ／ ｍのクロックおよび
該クロックｔ−逓１１！１回鮎１８において講倍して得
られる周波数１０のクロックが印加されてタイミングの
制御が行なわれる。
わちｍＦＩｎＢ符号を用いた伝バ路信号は（％／ｍ）１
０の周波数のクロックおよび分周ｒＣＪｌ路１４で作成
された周波数ｆｏ／ｍのクロックとともに直列並列変換
回路ｉ１に入力されｎビット毎の並列信号に変換される
。このｎビットの並列信号は復号回路１２に入力されて
対応するｍビットの並列１５号に変換され、さらに並列
直列変換回路１３において直列形式の原信号に変換され
る。ここで、並列直りＱ変換回路１３には分周回路１４
からＭｄ ｉ２ｆ ａ １０ ／ ｍのクロックおよび
該クロックｔ−逓１１！１回鮎１８において講倍して得
られる周波数１０のクロックが印加されてタイミングの
制御が行なわれる。
タイミング発生回路１５−は分周回路１４からの周波数
ｆｏ／ｍのクロックにもとづき各種タイミング・パルス
を作成する。例えば所定周期のフレー ム・タイミ
ング・パルスを作成し同期保護回路１６に入力する。同
期保−回路１６ｔｊ該フレーム・タイミング・パルスに
よって前記直列並列変換１０回路１１の１つの出力線の
信号をと９込み、該信号がフレームビットＦＢの信号で
あるかどうか判断し、すなわちフレーム同期がとれてい
るかどうかｔ＠断し、フレーム同期がとれているか否か
の１に報ｔ−制御情報ＣＴとして分周（ロ）路１４に入
力する。該１ｉＩＪ＃情報ＣＴにより、もしフレーム同
期がとｔじＣいない場合は分周！！回路１４の入カクロ
ノクｋｌビット除去する等の処理が行なわれ、フレーム
同期がとれるよう分周Ｌ！！Ｊ＊１４からの出方クロッ
クｆｏ／ｍの位相がａ１４１１ｉされる。
ｆｏ／ｍのクロックにもとづき各種タイミング・パルス
を作成する。例えば所定周期のフレー ム・タイミ
ング・パルスを作成し同期保護回路１６に入力する。同
期保−回路１６ｔｊ該フレーム・タイミング・パルスに
よって前記直列並列変換１０回路１１の１つの出力線の
信号をと９込み、該信号がフレームビットＦＢの信号で
あるかどうか判断し、すなわちフレーム同期がとれてい
るかどうかｔ＠断し、フレーム同期がとれているか否か
の１に報ｔ−制御情報ＣＴとして分周（ロ）路１４に入
力する。該１ｉＩＪ＃情報ＣＴにより、もしフレーム同
期がとｔじＣいない場合は分周！！回路１４の入カクロ
ノクｋｌビット除去する等の処理が行なわれ、フレーム
同期がとれるよう分周Ｌ！！Ｊ＊１４からの出方クロッ
クｆｏ／ｍの位相がａ１４１１ｉされる。
°」た、タイピング発生回路１５は送、１ｇ側のコーダ
ーと同じ゛タイミングでｍＢ命令パルスおよび；万命令
パルスを符号賀侯回路１２に入力し、フレームビットＦ
Ｂを挿入したワードおよびｓＣビットＳＣＢ Ｙｔ挿入
したワードにおいて原信号ｍＢが再現されるよう制御す
る。さらに、タイミング発生回路１５ｆｌデイレーフリ
ツプフロツク１７のクロック入力にＳＣ信号タイミング
・パルスｔ−人カし。
ーと同じ゛タイミングでｍＢ命令パルスおよび；万命令
パルスを符号賀侯回路１２に入力し、フレームビットＦ
Ｂを挿入したワードおよびｓＣビットＳＣＢ Ｙｔ挿入
したワードにおいて原信号ｍＢが再現されるよう制御す
る。さらに、タイミング発生回路１５ｆｌデイレーフリ
ツプフロツク１７のクロック入力にＳＣ信号タイミング
・パルスｔ−人カし。
該タイミング・パルスの立上ｖｔ＋ｒｘ立下り時点にお
けるＳＣビットのレベルに応じ次ｓｃ信号出力を一生さ
せる。
けるＳＣビットのレベルに応じ次ｓｃ信号出力を一生さ
せる。
このように９本発明によれば、側車なハードウェアの使
用でｍＢｎｌｊ符号の特長を生かしつつ適確にＳＣビッ
トの重畳ができるとともに、フレーム長が短かい場合に
もマーク軍変動が少なくはば一定値にすることができる
のでｍＢ３Ｂ符号の特長が失なわれることがない。
用でｍＢｎｌｊ符号の特長を生かしつつ適確にＳＣビッ
トの重畳ができるとともに、フレーム長が短かい場合に
もマーク軍変動が少なくはば一定値にすることができる
のでｍＢ３Ｂ符号の特長が失なわれることがない。
第１図（ＩＩＬＪおよび第１図（ｂｔｕ、ｍＢｎＢ符号
の１例ｒ小す睨明図。 第２凶に、従来例のＳＣビット重畳方式を説明するため
のｆＩｔ＠配置図。 第３図および第４図は、不発明の実施例に係るＳＣＣピ
ット畳万式全説明するための情報配置図。 第５図に１本発明の方式を実施するためのｍＢｎＢ符号
器（コーダー）の１ｆｌＩｆ：示すブロック回路図、そ
して 第６−は１本発明の方式を実施するためのｔｎ Ｈｎ
Ｈ＊−＠器（デコーダー）の１例を示すブロック１！ｌ
！ｌ＠図である。 ｌ・・・ＩＭ列並りｌＪ変換回路・ ２・・・符号変換ｌｏｌ路。 ３・・・並列直列変換向略。 ４・・・分局回路。 ５・・・タイミング発生（ロ）路。 ６・・・Ｍ延（ロ）路。 ７・・・スイッチ−路。 ８・・・逓倍回路。 １１・・・直列ｊ連列変換―略。 Ｉ２・・・復号回路。 １３・・・進動直列変換回路。 １４・・・分局回路。 １５・・・タイミング発生回路。 １６・・・同期保−回路。 １７・・・ディレーフリップ７０ツブ。 １８・・・逓倍回路。 特許ｔｋＩＩＡ人 富士通株式会社 特許出願代理人 弁理士 青水 明 弁理士 西舘和之 弁理士 内 １）幸−男 弁理士 山 口 昭 之 第１図 ｄ＝＋２ 第２図
の１例ｒ小す睨明図。 第２凶に、従来例のＳＣビット重畳方式を説明するため
のｆＩｔ＠配置図。 第３図および第４図は、不発明の実施例に係るＳＣＣピ
ット畳万式全説明するための情報配置図。 第５図に１本発明の方式を実施するためのｍＢｎＢ符号
器（コーダー）の１ｆｌＩｆ：示すブロック回路図、そ
して 第６−は１本発明の方式を実施するためのｔｎ Ｈｎ
Ｈ＊−＠器（デコーダー）の１例を示すブロック１！ｌ
！ｌ＠図である。 ｌ・・・ＩＭ列並りｌＪ変換回路・ ２・・・符号変換ｌｏｌ路。 ３・・・並列直列変換向略。 ４・・・分局回路。 ５・・・タイミング発生（ロ）路。 ６・・・Ｍ延（ロ）路。 ７・・・スイッチ−路。 ８・・・逓倍回路。 １１・・・直列ｊ連列変換―略。 Ｉ２・・・復号回路。 １３・・・進動直列変換回路。 １４・・・分局回路。 １５・・・タイミング発生回路。 １６・・・同期保−回路。 １７・・・ディレーフリップ７０ツブ。 １８・・・逓倍回路。 特許ｔｋＩＩＡ人 富士通株式会社 特許出願代理人 弁理士 青水 明 弁理士 西舘和之 弁理士 内 １）幸−男 弁理士 山 口 昭 之 第１図 ｄ＝＋２ 第２図
Claims (1)
- 【特許請求の範囲】 １、伝送路符号としてｍＢｎＢ符号を用いた通１６シス
テムにおけるＳＣビット重畳方式において。 ｍビットの原信号の符号変換を、フレームビットを挿入
し九ワードおよびＳＣビットを挿入したワードではｍビ
ットの原信号あろいはｍビットの原信号の各ビットを反
転したものをそのまま用い。 その他のワードではｍビットの原信号に対応する５ビツ
トのｍＢｎＢ符号に変換することを特徴とするＳＣビッ
ト重畳方式。 ２、フレームビットを挿入したワードでをユｍビットの
原信号をその１ま用いＳＣビットを挿入したワードでｆ
ｆｍピットの原信号の各ビラトラ反転したものを用いる
か、あるいにフレームビットを挿入したワードでｆｆｍ
ピットの原信号の各ビットを反転し次ものを柑いＳＣビ
ットを挿入したワードでｆｆｍビットの原信号をそのま
ま用いることを付値とする特許請求の範囲第１項に記載
のＳＣビット重畳方式。 ３、フレームビットを挿入したワードおよびＳＣＣピッ
ト：挿入したワードに一定周期ごとにｍビットのＩＭ倍
信号ｍビットの原信号の各ビットを反転したものと七父
互に用いることを特徴とするｔ＋ｆ１７ｔｉＴＰｉ水の
範囲第１項に記載のＳＣビット重畳方式０ ４、フレームビットを挿入したワードとＳＣＣビラトラ
入したワードにそれぞれ独立的に一足周期ごとにｍビッ
トの原信号と講ビットの原信号のもビットを反転し之も
のとを交互に用いることを特徴とする特許請求の範囲第
１項に記載のＳＣピノ トｋｉ費方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145461A JPS5847353A (ja) | 1981-09-17 | 1981-09-17 | Ｓｃビット重畳方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145461A JPS5847353A (ja) | 1981-09-17 | 1981-09-17 | Ｓｃビット重畳方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5847353A true JPS5847353A (ja) | 1983-03-19 |
| JPH0123016B2 JPH0123016B2 (ja) | 1989-04-28 |
Family
ID=15385764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145461A Granted JPS5847353A (ja) | 1981-09-17 | 1981-09-17 | Ｓｃビット重畳方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847353A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167550A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 符号変換装置 |
| JPS63141757U (ja) * | 1987-03-09 | 1988-09-19 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468717A (en) * | 1977-11-11 | 1979-06-02 | Kawasaki Steel Co | Production of unidirectional silicon steel plate with excellent electromagnetic property |
-
1981
- 1981-09-17 JP JP56145461A patent/JPS5847353A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468717A (en) * | 1977-11-11 | 1979-06-02 | Kawasaki Steel Co | Production of unidirectional silicon steel plate with excellent electromagnetic property |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167550A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 符号変換装置 |
| JPS63141757U (ja) * | 1987-03-09 | 1988-09-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0123016B2 (ja) | 1989-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57136833A (en) | Time-division multiplex data transmitting method | |
| KR880006859A (ko) | 데이타 멀티플렉스 전송 장치 | |
| US5596603A (en) | Device for wireless transmission of digital data, in particular of audio data, by infrared light in headphones | |
| JPS6310622B2 (ja) | ||
| US4698813A (en) | Arrangement for correcting burst errors in shortened cyclical block codes | |
| JPS5847353A (ja) | Ｓｃビット重畳方式 | |
| US3065303A (en) | Input i | |
| JPS6087539A (ja) | 周波数変換同期伝送方式 | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| GB1569076A (en) | Digital transmission system using discrepancy line coding | |
| KR890009136A (ko) | 로란-C(Loran-C)항해 신호 방송과 항로 오차 및 공간파 항로 위치 오차를 감소시키기 위한 메세지 교신용 장치 및 그 방법 | |
| JPH0357664B2 (ja) | ||
| JPH0219667B2 (ja) | ||
| JPH0234538B2 (ja) | ||
| RU2212101C1 (ru) | Кодек циклического помехоустойчивого кода | |
| JPS6225305B2 (ja) | ||
| JPH0340986B2 (ja) | ||
| SU809550A1 (ru) | Декодирующее устройство | |
| JPS58136150A (ja) | 同期符号検出回路 | |
| SU1003125A1 (ru) | Устройство дл передачи и приема двоичных сигналов | |
| SU1027748A1 (ru) | Система дл передачи информации с двукратной фазовой манипул цией сверточным кодом | |
| JPS641988B2 (ja) | ||
| SU849521A1 (ru) | Устройство дл цикловой синхронизации | |
| JPS61116446A (ja) | メモリを使用した変化点符号化回路 |