JPS5845214B2 - ブンシユウカイロ - Google Patents

Description

【発明の詳細な説明】 分周すなわち周波数分割は色々な異なった応用、たとえ
ば周波数変調の送信器とか、テレビジョンの送信器など
に用いられている。

つい最近では、精度の高い分局を用いた開発としては電
子時計があって、これはその内で非常に安定な高周波の
信号を水晶発振器によって発生させ、この周波数を分周
して１秒に１サイクルになるまで落として時計の針を回
わすモータを駆動させるものである。

分周を行なうのに色々異なった方法があることが知られ
ている。

例をあげれば、弛緩発振器、たとえばマルチバイブレー
ク、フリップ・フロップなどを用いる方法、及び再生式
の分周方法、それは端数の周波数を発生するように基本
周波数と結びつけられた調和周波数を発生するものであ
る。

それからさらに、カウンタ回路を用いる方法があって、
これは放電が起こるあらかじめ決められたあるレベルま
で、コンデンサにステップごとに蓄電していくものであ
る。

集積回路の出現によって、さらに進んだ集積回路又はＩ
Ｃの分周装置が出来た。

そしてこれらの回路の内にＭＯＳ及びＣＭＯ８を部品と
して用いることが知られている。

実際に、ＣＭＯ８のマスター・スレイブ形フリップ・フ
ロップ分周器を電子時計の中で分周を行なうために用い
ることは一般的になってきている。

又集積回路の中での分周は、リング・カウンタとして構
成されたシフトレジスタを利用することによって達成さ
れるであろうということが言われている。

分周の一般的な問題のほかに、多くの最新の応用におい
て分周器の物理的な大きさの匍駅とかそれらのエネルギ
消費に対する制限の必要性などの別の問題が提供されて
いる。

特に電子時計の分野においては本発明が非常に有利なの
だが、分周器が最少の空間を占めていることが必要であ
る。

さらに実用上の問題として、この分周器は、電力が小型
の電池によって提供される限り、非常に低い電圧レベル
で作動しかつ最小のエネルギ消費で済まされなければな
らないという必要性がある。

本発明においては、物理的な寸法を最小にし、かつ従来
技術の装置に較べてエネルギ消費を十分低くするように
、同じ能力の従来技術の分周器よりも少ない個数の部品
を使用した回路が示されている。

本発明は分周回路に関するものであり、特に０ＭＯ８装
置を含んだ集積回路として形成するのに適した分周回路
に関する。

この分周回路は２Ｎ（ただし、Ｎは任意の整数）により
分割されるように作られたものである。

本発明の単一段はクロック・パルスに対して反対に作動
する２個のＣＭＯＳゲートを含んでいる。

第１のゲートからの出力は反転されストアされ、次にそ
の信号は第２のゲートによりゲートされることにより反
転されストアされる。

本発明の最も簡単な応用、すなわち２値分周器に対して
は、この２番目の反転信号は回路の１つの出力として用
いられ、その信号は反転されて第２の出力となり、この
反転信号は第１のゲートの入力としてもどされる。

２より大きな数による分割は段を直列に加えることによ
り得られ、各段は上述の通り２つのゲートと２つの記憶
及び反転装置とを包含するか、あるいは１つ又はそれ以
上の段からの出力を後続の段に対するクロック・パルス
として用いるようにされる。

本発明は主として、ゲートおよび反転器がＣＭＯＳ装置
として形成され、かつ信号の記憶が反転器の入力容量に
よってなされるダイナミックな分周回路を提供すること
を主たる目的とするものである。

本発明によれば、任意の偶数、すなはち２Ｎ（ただし、
Ｎ、、１，２，３，４，５等）による分周が可能である
。

２値分周、すなはち２Ｎ（ここでＮ＝１）による分割は
、本発明のもつとも簡単な形であり、概略的に第１図に
示されている。

第１図を説明すると、ここには第１及び第２番目の送信
ゲート１１及び１２がクロックパルスに対して反対の極
性で応答するように置かれているのがわかるであろう。

ゲート１１及び１２はタロツク・パルスの端子１３及び
１４に対して反対の向きに連結されて示されている。

端子１３は１６に示される真のクロックパルスを又端子
１４ばそれと相補形のクロックパルス１７を受信するも
のとする。

真の及びそれと反対のクロックパルス１６及び１７は互
いに位相が１８００ズしているだけで全く同じであるこ
とがわかるであろう。

送信ゲート１１及び１２は真のクロックパルスの反対の
半周期の間づつ信号を通過させるように作動する。

これはたとえばゲート１１はクロック信号１６の高い部
分の間送信信号に対して開いており、他方ゲート１２は
反対のクロック信号１７の高い部分の間送信信号に対し
て開いていると思えば良いであろう。

このように送信ゲート１１及び１２はクロックパルスを
用いることによって交互に導通したり又は信号を通過さ
せたりする。

ゲート１１の出力は記憶及び反転装置２１に供給され、
このストアされ反転された信号は第２番目の記憶及び反
転装置２２に入る前に送信ゲート１２によってゲートを
かけられる。

２値分局器は２２からのストアされ反転された信号を反
転器２３を通してゲート１１の入力にもどすことによっ
て完成される。

この回路からの出力は記憶及び反転装置２２からと、反
転器の出力からと得られこの信号はそれぞれ出力端子２
６及び２７に図のように現われる。

回路の動作を記述するために、第１図においてそれぞれ
ゲート１１、記憶及び反転器２１．ゲート１２、記憶及
び反転器２２、それに反転器２３の出力端に対応する結
節点に小文字でａ 、 ｂ 、 ｃ。

ｄ及びｅと表示してそれぞれを区別するのが便利である
。

この回路は論理回路と考えられるから、それの動作は第
２Ａ図及び第２Ｂ図にあるような真理値表によって最も
よく表現でき、その表において論理「１」及び論理「０
」の状態は連続する時間間隔において同一とみなされる
ものである。

２つの送信ゲートがどの極性による力Ｎすなわちクロッ
クパルスのどちらの極性に対してどちらのゲートが作動
するかによって２通りの回路の構成を考えることができ
る。

第２Ａ図の真理値表Ａはゲート１１はクロック信号１６
の高い状態の部分で作動し、ゲート１２はクロック信号
１６の低い状態又はｒＯＪの状態、すなわちこれは相補
形のクロック信号１７の高い部分で動作するという状況
のもとてのものである。

第２Ｂ図の真理値表Ｂはそれと反対の極性による動作の
せのである。

ここで第１図の回路の動作を考えることにし、第１図及
び第２Ａ図について説明すると、結節点ａ、ｂ、ｃ、ｄ
及びｅの信号の状態は表示されているように任意のもの
を選ぶ。

すなわち時刻ｔ。において、それぞれ、Ｏ、１，、０、
１、０である。

今タロツクは高いレベルすなわち「１」になろうとして
いるので、ゼロの状態の結節点ｅは結節点ａに移り、そ
れはゼロにとどまり、２１でストアされ反転される。

この時点においてゲート１２は送信しない。

すなわち第７の状態であるので結節点す、ｃ、ｄ及びｅ
にある信号はそれぞれ、１゜０．１．０の状態にとどま
る。

時刻ｔ２にクロックパルスが低くなる、すなわち相補形
パルス１７が高くなるとゲー１−１１は閉じられゲート
１２は信号を通過させるようにオンの状態になる。

この結果すの信号は結節点Ｃに送信されＣは「１」にな
り、これは２２でストアされ反転され結節点ｄは「０」
になりこれは２３で反転され結節点ｅを「１−」にする
。

ゲート１１は閉じられているので結節点ａはゼロにとど
まりこれは２１でスＩ〜アされ反転されて結節点すを「
１」にする。

次のクロックパルスの極性の反転でゲート１１はオンの
状態になりゲート１２はオフになる。

この結果結節点ｅの高いレベル又は「１」は結節点ａに
送信されここでストアされ反転されて結節点すをゼロに
する。

この時点でゲート１２はオフの状態なので、結節点Ｃの
信号は高い状態にとどまり次に続く反転器によって結節
点ｄをゼロにし、さらに続く反転器で結節点ｅを高い状
態又は「１」の状態にする。

先に述べた動作がクロックの極性の各々の反転ごとに繰
り返えされる、そしてこれは第２Ａ図の真理値表Ａによ
って容易に追って行くことができる。

出力端子２６に連結されている結節点ｄの信号は、見ら
れるように１，１，０，０．そして１゜１等となってい
る。

そしてこの信号は２３によって反転されもう一方の出力
端子２Ｔに現われる。

それ故人カフロック・パルスの周波数は第１図の回路で
２によって分周されていることがわかる。

すなわちタロツクパルス１６が高→低そして高→低と変
化する間に出力パルスは高→低へと変化する。

この点を強調する意味で、結節点ｄの信号レベル、すな
わち出力は第２Ａ図の真理値表Ａにおいて一対づつカッ
コでくくってあり、又第１図の図表でクロックパルスと
出力パルスとは周波数において２対１の関係で表示され
ている。

第１図の回路の逆の極性での動作に関しては第２Ｂ図の
真理値表Ｂを用いることができる。

回路の各々のクロック・パルス・レベルの状態ごとに追
跡していく必要はない、なぜならばそれは先に述べたも
のと同じ原理によって作動するからである。

たタフロック・パルス１６の高いレベル又は「１」に対
して最初のゲート１１は信号を通さず第２番目のゲート
が信号を通す、そしてその逆も真であることを述べてお
く。

第２図の真理値表Ａ及びＢから２値分周の回路が完成さ
れていることがわかる、そして反対の極性での動作にお
いての差異はただ真及び相補形クロックパルスに関して
の出力の位相が異なる点だけである。

それから端子２６，２７すなわち結節点ｄ及びｅでの出
力は後続の分周回路、これは同じ発明によるものでも、
他の回路の配列でも良いが、その分周回路の真の又は相
補のクロックとして用いることができることを記してお
く。

本発明は、スタティックな回路としても、またダイナミ
ックな回路としても用いられる。

たとえば、フリップフロップ回路を用いることができる
であろうし、又は反転器を利用することもできるであろ
う。

しかしながら注意しなければならないのはダイナミック
回路が用いられる際には、正常な使用に際してのダイナ
ミック・記憶結節点からチャージがもれ出る率によって
決まる周波数の下限が存在することである。

本発明のダイナミック回路においては記憶は反転器の入
力容量によって代用されている。

第３図には本発明によるダイナミック２値分周器が図示
されている。

第３図では第１図での記憶及び反転装置は反転器で置き
換えられている。

反転器はすなわち集積回路素子であって、これは信号が
通過する間に信号を反転するものである。

さらに特に第３図には、ここには示されていない反対の
極性のクロックによって作動する第１番目及び第２番目
の送信ゲート素子３１゜３２が用意されている。

反転器３３はゲーＩ・３１の出力と、ゲート３２の人力
の間に連結されていて、反転器３４はゲート３２の出力
に連結されている。

図に示された２値回路において、出力端子３６は反転器
３４の出力に連結されており、又この反転器３４の出力
は別の反転器３７を通してゲート３１の人力にもどされ
、同時に反転器３７の出力は第２番目の出力端子３８と
なっている。

この第２番目の出力端子３８は、第３図の２値分周器の
出力でさらに分周回路を作動させたい時の相補形クロッ
クパルスを発生させる。

第３図の回路の動作は、第１図に関連して先に記述され
たものと同一である。

それ故許３図に関しての説明はここでは行わない。

第４図には本発明による２Ｎで分割される回路網が示さ
れている。

第４図において最初の回路群４１には第３図によって示
された方法で連結された２つの送信ゲート４２及び４３
と２つの反転器４４及び４６が含まれていることがわか
るであろう。

ゲート４２及び４３はここには示されていないが前に述
べた方法によって、連結されたクロックパルスによって
作動される。

第４図の回路網において第１番目の回路群４１の出力は
第２番目の回路群４７の入力として用いられ、同じよう
に第Ｎ番目の回路群までとなる。

第Ｎ番目の回路群の出力は反転器４８によって反転され
、第１番目の回路群４１の入力にもどされる。

第４図の回路網は２Ｎによる分周を行ない、これは出力
端子４９に現われる。

もしさらに分周が行われるのなら相補的クロック出力端
子４９′には反転出力信号が出ている。

上に示されたように、ここでの基本２値分周回路網は２
Ｎでの分割、ここでＮ−１，２，３，４゜５、等に拡張
することができる。

出力反転器は別として、各々のダイナミック分周器は２
Ｎの内部モードを持っており、これは２２Ｎの論理組み
合わせが可能となる。

これらの組み合わせは２ 個のグループ内で起こり２Ｎ
個の可能な異なる状態となる。

２Ｎによる分割に限定すればただ２Ｎの状態が許される
。

２Ｎを超えるすべての状態は許されない状態であってゲ
ートをかけることによって除去されなければ正しくない
分割周波数を発生するものである。

この問題はＮが２Ｎ−１より大きい時に常に生じ、それ
はすなわちＮが２より大きい時である。

それ故、４より大きな数による分割に対しては許されな
い状態を除去するために、トランジスタの形式によるゲ
ート装置がさらに必要となる。

許されない、又は無効な状態を除去するために用いられ
るゲート回路網は２つの基準を満足しなければならない
。

第１番目は、いかなる無効な順序列からも有効な状態へ
推移させることができて、第２番目は有効な状態の正常
な順序列には影響をおよぼしてはならないというもので
ある。

デー１−装置の数と配置を決めるためにはゲート装置は
前に述べたことを達成するために用いられなければなら
ない、本発明による回路の有効及び無効の状態というも
のはまず第１に無効又は許されない状態とは望ましい分
周動作中に生じないものであると理解することによって
定義される。

前記の事は６による分割の解釈を示した倒置によってさ
らに理解できるであろう。

この場合Ｎは２より大きくすなわちＮ−３、それ数計さ
れない又は無効な状態が考えられなければならない。

第６図には本発明による６での分周回路網と、回路から
無効な又は許されない状態を除くためのゲート回路を付
は加えたものが図示されていて、一方策６Ａ図には第６
図で確認された結節点に結びつけて示された有効な及び
無効な状態の表が提示されている。

第６Ａ図によって１６個の無効な状態が可能であること
がわかるであろう。

これらのうちの８つは回路からのクロックパルスを受け
るとすぐに００１１００に、そして他の８つはクロック
パルスを受けるとすぐに１１００１１の状態になること
がわかる。

この事態の重要性をさらに考えるために、上に述べた２
つの無効な状態の結果と、２による分周の結果とが第６
Ａ図の右に示されている。

この順序列は、第６図の回路からの６による分周の結果
としては認められないことがわかるであろう。

前述の可能性を除去するために第６図の回路にはいわゆ
るＮＡＮＤ回路９１をその入力を第６図の結節点ｃ１及
びｄそして、他の端子を結節点ｆ′に結びつけるように
付は加えられている。

実際問題としてはこのＮＡＮＤ回路９１は一対のＮチャ
ンネルＭＯ８型トランジスタを含みそのゲートが結節点
Ｃ及びｄに連結されていて、それが結節点ｆ′とアース
との間に直列に接続されているものである。

この回路によって結節点Ｃ及びｄが同時に高い状態すな
わち論理１になった時に結節点ｆ′がアースに放置され
ることがわかるであろつ０ 第６図の先に述べた変更によって無効な状態００１１０
０から有効な状態１０１１．０１への変遷が可能になる
。

これが正しいことは単一の２値分周に対する第１図の動
作に関連して先に行なった説明と同じ方法で第６図の動
作を追跡していくことによって確証することができるで
あろう。

さらに注意しておかねばならないのは６より大きな数に
よる分割に対してはさらに多くの部品が必要となるとい
うことである。

しかしながら、基本的な接近のし方は同一 である。

先に上で述べた第１番目及び第２番目の基準は１つ又は
２つの放電路の改良を任意の無効又は許されない初期状
態から次のクロックパルスが生じると同時に分周のため
に有効な状態に一変させるように行う事によって満足さ
れなければならない。

これによって回路内にさらに無効な又は許されない状態
が発生するのを防ぎ回路の動作を望ましい順序ループに
もどす。

本発明による分周回路網又は回路は、特に高周波水晶に
よって駆動される電子時計のディジタル分周部分に好適
である。

この型の時計回路においてはその電源の性質の故にその
電力消費を最小にする必要がある。

この応用例においての最大の電力消費部分は結節の容量
による充放電である。

電力消費はおおよそ、結節の容量かける、作動電圧の平
方かける周波数に等しい。

電圧と、周波数は他の条件によって決められるので電力
消費の制限は結節容量を最小にすることによって、すな
わちこれは部品の個数を最小にし、それらの集積回路の
配置を最適にすることと同等であるが、それによって電
力消費を制限し得る。

電子時計の応用に際してディジタル分周回路は水晶発振
器から精確な高周波を時計のモーターを駆動するための
変動し得る周波数に変調するために用いられる。

高周波から低周波への変調に際して各々の分割群で消費
されるエネルギは用いられた分割比によって幾何級数的
に減少する。

これは別の言い方をすれば完成された時計回路内での電
力消費のほとんどは最初の数段の高周波部分で消費され
ると言っても良く、それ故全体のパワー・ロスを限るた
めには最初の数段の結節容量を限定するだけで良いこと
になる。

上に述べられたようにマスク・スレイブ型フリップフロ
ップ分固器は１６個のトランジスタを必要とする。

−・般的に言って本発明ではスタティックなマスク・ス
レイブによる２Ｎでの分周には１６Ｎ個のトランジスタ
を要するのに比してＣＭＯ８を用いたダイナミックな２
Ｎでの分周では８Ｎ＋２個のトランジスタを必要とする
。

それ数本発明は分間回路での材料の改善を行なっている
と評価出来るであろう。

ダイナミック分間回路網は低周波に対しである限界を持
つ。

しかしながら、電子時計回路に関していえば高周波部分
に対してダイナミック分周を用いる事には何の不利益も
ない、それ故これによって全体的なパワーロスを限定す
るという望ましい結果を得る。

低周波の分周は今までにあるマスク・スレイブ型フリッ
プフロップで行なえるであろう。

本発明は部品数を減らした集積回路の形に作られた分周
器をマスク・スレイブ型回路との比較において用意して
いる。

本発明による２値分局器は今までにあるマスク・スレイ
ブ型回路が１６個のトランジスタを必要とするのに対し
、たった１０個のトランジスタしか必要としない。

次に本発明によるダイナミックＣＭＯ８Ｚ値分局器を示
している第５図を説明することにする。

第５図の回路はモノリシックな集積回路としての半導体
物質の一片として形づくられるのに適したものである。

この回路はＣＭＯ８単位又は装置を用いたものであって
このＣＭＯ８とは相補形ＭＯ８を短縮して言ったもので
あり、このＣＭＯ８がＰチャンネルとＮチャンネルのＭ
ＯＳを含んだものである事は工業的によく知られたこと
で、又これらのソース同志を相互に連結したものである
こともよく知られたことである。

第５図に用いられた約束としては、小さな矢印がＭＯ８
素子から外に向って０るものがＰチャンネルＭＯ８，そ
して小さな矢印がＭＯ８素子に向っているものをＮチャ
ンネルＭＯ８とする。

第５図において第１番目の送信ゲートは第３図のゲート
３１に対応し、これは共通のソース連結５４を持つＰチ
ャンネルＭＯ８５２とＮチャンネルＭＯ８５３を含むＣ
ＭＯ８５１によって作られている。

第２番目の送信ゲートは第３図のゲート３２に対応し、
これは共通のソース連結５９を持つＰチャンネルＭＯ８
５７とＮチャンネルＭＯ８５Ｂを含むＣＭＯ８５６によ
って作られている。

これらのＣＭＯ８５１及び５６に関して言えばＭＯ８型
トランジスタのソースとドレインは本質的に変換が可能
である、そこでここではＣＭＯ８素子は始めから共通ソ
ース連結で作られていると考えたが、本発明については
第３図のゲート３１及び３２に対応する送信ゲートは完
全な共通ドレイン連結でも作ることができるであろう。

第１番目の端子６１は真のクロック・パルスを、端子６
２ばそれと相補のクロック・パルスを受は取るようにク
ロック端子６１，６２が備えられている。

端子６１はＰチャンネルＭＯ８５２のゲート及びＮチャ
ンネルＭＯ８５８のゲートに接続されている。

相補形クロック用端子６２はＮチャンネルＭＯＳ ５３
及びＰチャンネルＭＯ８５７のゲートに接続されている
。

ＣＭＯ８５１及び５６で作られた送信ゲートの他に第３
図の反転器３３，３４及び３７に対応する３つの反転器
が備えられている、ここではそれはＣＭＯ８素子６１，
７１及び８１で作られている。

ＣＭＯ８５１の共通ドレイン接合からのゲーＩ・出力は
ＣＭＯ８５１のＭＯＳトランジスタ６２及び６３のゲー
トに接続されている。

ＣＭＯ８６１のトランジスタ６２ばＰチャンネルＭＯ８
であってそのソースは正の電源端子６４に接続されてい
る、そして第５図にＶｄｄと記されているのは正のドレ
イン電圧源である。

ＮチャンネルＭＯＳトランジスタ６３はそのソースがア
ース端子６６に接続されていて、ＣＭＯ８６１の共通ソ
ース接合はＣＭＯＳゲート５６の共通ドレイン接合に接
続されている。

第２番目の反転器７１は上に記述された第１番目の反転
器と同じであって、端子６４にソース連結されたＰチャ
ンネルＭｏ５ｔ−ランジスタＴ２と、アース端子６６に
ソース連結されたＮチャンネルＭＯＳトランジスタ７３
を含みこれらのトランジスタのゲート同志を接続したと
ころに、ＣＭＯＳゲート５６の共通ソース接合５９が接
続されている。

これら４つの構１１位、すなわち２つの送信ゲートと２
つの反転器は本発明による２値分局器を構成しでおり、
さらに分周器の出力を反転するための反転器８１を含ん
でいる。

このＣＭＯ８反転器８１は端子６４にソース連結された
ＰチャンネルＭＯＳトランジスタ８２とアース端子６６
にソース連結されたＮチャンネルＭＯ８ｔ−ランジスタ
８３を含んでいる。

トランジスタ８２と８３のデー１−同志を共通に接続し
た点はＣＭＯ８７１のトランジスタ１２と７３の共通ド
レイン及び出力端子８６に接続されている。

１ヘランジスタ８２，８３の共通ドレインは第２番目の
出力端子８７に接続されていで、同時にそれはＣＭＯ８
５１の共通ソースに帰還されている。

次に上に記述された第５図の回路の動作を考えると、Ｃ
ＭＯＳゲート５１のＰチャンネル５２に負のクロックパ
ルスを加えるとこのトランジスタは導通し、同時にそれ
と相補形の正のクロックパルスをＮチャンネルトランジ
スタ５３に加えるとこのトランジスタを導通させる事に
なる。

それ故この場合、ゲート５１は負のパルスでも正のパル
スでも入力端から出力端に通すことができる。

ＰチャンネルとＮチャンネルのＭＯ８Ｉ−ランジスタを
平行に組み合わせたものは正のパルスであろうが、負の
パルスであろうが本質的に電圧の制限なしにゲートを作
るのに適している。

次にたとえばゲート５１を正の信号が通されると、この
信号は１−ランジスタロ２及び６３のゲートに加見られ
で、その時Ｎチャンネルトランジスタ６３が導通となっ
てその結果ゲート５６にはアース電位又は負の信号が供
給されることになる。

それ故ＣＭＯ８素子６１は反転器としで動作していると
みなぜるであろう。

送信ゲート５６はゲート５１と反対の動作をする、この
ゲートで正のクロックパルスがそのＮチャンネルトラン
ジスタ５８に加えられると導通となり同時にそれと相補
形の負のクロックパルスがＰチャンネルのトランジスタ
５７に加えられるとこれが導通となる。

それ故、真のクロックパルスとそれと相補のクロックパ
ルス列が加えられるとゲート５１と５６は交互に導通ず
るとみられる。

この動作は前に記述された第１図及び第３図の回路の動
作と同じである。

再び第２図の真理値表を見ると、第５図の回路の端子８
６の出力信号は回路に加えられたクロック・パルスの同
波数の￥の同波数を持っているとみられる。

それ故この回路は２値分周を完成している。

本発明の動作は、ディジタル、すなわちパルス信号によ
って説明されたが、他の信号たとえばサイン波によって
動作させることも可能である。

第５図のＣＭＯ８Ｚ値分周回路は最小の回路素子と、最
少のエネルギ消費のもとで分周を行なう。

さらにこの回路は集積回路として作られることによって
、普通にある２値分固回路に較べてより小さい形状に縮
小することも可能である。

第５図の回路は特に集積回路技術に適しでおり、電子時
計に用いれば、電力消費で７０％、全体の集積回路の寸
法で２５％の減少が達成できるであろう。

本発明は特定の実施例について説明され図示されたが、
これは説明中の言葉や添付図面中の表示により本発明を
制限しようと意図したものではない。

本発明の範囲内においで変更や修正を行ないうろことは
明白であろう。

【図面の簡単な説明】

第１図は、本発明による２値分周回路網のブロック図で
ある。 第２Ａ図及び第２Ｂ図は、第１図の回路に適用される真
理値表である。 第３図は、本発明によるダイナミック２値分同回路網を
示す。 第４図は、本発明による２Ｎ分割回路網の概略図である
。 第５図は、本発明によるＣＭＯＳダイナミック２値分固
回路網の回路図である。 第６図は、本発明による６分割の回路網の櫃略図であり
、かつ同回路から出る禁止されたもしくは無効な状態を
除去するための装置を含んでいる。 第６Ａ図は、禁止された状態を除去するための装置がな
い場合における、第６図の回路中の結節点の状態を表わ
した表である。 １１．１２，３１，３２，５１，５６・・・・・・ゲー
ト、１３，６１・・・・・・クロック端子、１４，６２
・・・・・・相補形クロック端子、２１．２２，２３，
３３゜３４．３７，６１．７１．８１・・・・・・反転
器、２６゜２７．３６，３Ｂ、４９，４９’ 、８６
，８７・・・・・・出力端子、９１・・・・・・無効状
態除去回路。

Claims (1)

【特許請求の範囲】
1. １ 相互に直列に接続されたＮ段回路であって各回路は
   第１および第２の反転回路を有し該第第１の反転回路の
   出力は該第２の反転回路の入力に接続される前記第１お
   よび第２の反転回路とクロック信号に応答し前記反転回
   路の一方をクロック信号の存在において入力信号を受信
   し反転させかつ前記反転回路の他方を反対クロック信号
   の存在において入力信号を受信し反転させる可能化回路
   とを有する前記Ｎ段回路と、該Ｎ段回路の最終段と初段
   との間に接続された第３の反転回路と、前記Ｎ段回路の
   結節点に接続され禁止状態を除去するゲート回路とを含
   む分周回路において、前記Ｎ段回路は第１、第２および
   第３の回路を有し、前記ゲート回路は接地点と前記第３
   の回路の第２の反転回路の入力の間に接続された第１お
   よび第２のゲートトランジスタを有し、該第１のゲート
   トランジスタは前記第２の回路の第１の反転回路の出力
   に接続された制御入力を有し、前記第２のゲートトラン
   ジスタは前記第２の回路の出力に接続された制御入力を
   有して成ることを特徴とする分周回路。