JPS5844766A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5844766A
JPS5844766A JP56142913A JP14291381A JPS5844766A JP S5844766 A JPS5844766 A JP S5844766A JP 56142913 A JP56142913 A JP 56142913A JP 14291381 A JP14291381 A JP 14291381A JP S5844766 A JPS5844766 A JP S5844766A
Authority
JP
Japan
Prior art keywords
type
electrode
polyacetylene
wirings
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56142913A
Other languages
English (en)
Other versions
JPS6317339B2 (ja
Inventor
Nobuo Sasaki
伸夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56142913A priority Critical patent/JPS5844766A/ja
Publication of JPS5844766A publication Critical patent/JPS5844766A/ja
Publication of JPS6317339B2 publication Critical patent/JPS6317339B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の配線に係)、脅にポリアセチレン
配−の良好なオーンツクコ/メクト’tOT絽とする半
導体!Itの構造に関するものである。
従来の半導体装置の配#においては、不輔cwをam屓
に添加したポリシリコンまたはアルミニウム等が主に欧
州、さn″′Cいた。ポリシリコンはシリコン率結晶で
形成される半導体装ばにおいては、同−元本であるため
に製造プロセス等において共通性を持ち、また、アルミ
ニウム等の金属配線では抵抗率がはいという時機を持っ
ている。しかしながら、こ1しらの配IIMを更に低い
温度で形成し友い場合、または更に広い面積に亘って同
時に膜形成を行ない、配−形成の量産性を^め几i・場
合、ま几は既設パメーンの凹凸または庇部を持った基板
表面に配#を形、成したい礪會、′を友は配線による半
導体表圓への歪を更に@威させ危いJ−合等に困廟な問
題が生じて米る。
本発明の弔1の目的は前記のようにポリシリコンま友は
アルミニウムによって通常形成される配−エリ更に低い
温[−C,または量産1!1を持って1ま友は凹凸、庇
部があっても段切れを起さず、または半導体への歪みが
少ない配l7IAを形成しようとするものであり、この
ために#l:、#材料として不純物ヲ添刀aし几ポリア
セチレンを使用するものである。
ポリアセチレンは有慎智でTo9な力1ら、これに不純
物としてLIeNmまたはKt−21111えるとn履
牛導体となり、Ots+ Brs j I @ +A@
に’@ *・lot。
H,S04#またはHNO,を加えるとP@牛導°体と
なる◎i友、抵抗軍はP減において1O−8ΩgK達し
、1型では更に低抵抗となる。したがってポリシリコン
に10 ” atoms /a ’程度の不純智を添加
し友ものと同程度の低抵抗となり、配−として充分使用
可能なものである。しかしながらn型ポリアセチレンは
空気中の酸素により酸化され易く、化学的安定性に欠け
るために配−材料としてはPmが好ましい。pm/li
添加不軸瞼かち自明のように酸化された状崖にあり、n
型に比べ格段に安定である。一方、配−は半導体のfi
型領領域もPfJtnucもオーミックコンタクトを待
って形成さnる必要があるが、Mo8LsIにおいては
^速性からnチャンネルMO1li  FETが多く−
わnておn、maim域へのオーミックコンタクトの必
要性が多い。仁の場合にはP型ポジアセチレン配麿とn
警手導体領域の興でpn−会が形成さf′L1艮好なコ
ンタクトが取れない。そこで本発明の第2の目的はl1
iI紀のLうなポリアセチレン配−の置載を維持し友t
ま、P型ポリアセテレジ配線をn型千尋体領域に艮好な
オーミックコンタクトを待って形成させることにあり、
この几めKIiili智質関に金属シリサイドノーを介
在させることt−特徴としている。
つぎに、−來り例を#!1図〜第5図に基づいて説明す
る。ここでα明する一実施例tfnチャンネルのMOS
  PETの46曾であ9141図のようKP型シリコ
ン基1&l土にフィールド酸化膜(厚さ〜6000人)
2、n+ソース、ドレイン(厚さ〜4000A)l1m
 ノー)m tt14 (liす〜s 00 A) 4
、およびn+ポリシリコンゲート電極(厚さ〜番000
A)5が公知技術により形成される。つぎに、第S図の
ように白金(厚さ〜慟00A)61(真空蒸着し、約5
50℃でL5分程薇熱処理を施すことによりソース、ド
グイン−域およびポリシリコンゲート電−よに白雀ンリ
テイド7が形成さn、フィールドば1ヒ膜よでは1戴は
未反応のまま残る。ここてn十ソース−ドレインvA域
からの白金シリサイドの突き恢けg4電は、a+拡散お
Lび白金の曾金化反応のマスクを同じゲート電極により
て自己整合的に行なっているために拡散および合金化皮
!!!山に塗布し、約−70℃で、1気圧のアセチレン
ガス雰囲気中に基板を璽くと第8図のようにノンドープ
のポリアセチレン層8が形部さnるOつぎに、公知のフ
ォトプロセスにより44図のようにレジストのパターン
9を形成し、こ7′Lt″マスクとしてAsF6を約8
モルパーセントになるまでイオン注入し、レジストを剥
−すると爾5図のようにP厘ポリアセチレン配I#AI
Oとゲート電極周囲のノンドープのポリアセチレンノー
に分けらnる。
ノンドープのポリアセチレンは約106Ωm程厩の薦い
抵抗率を持ち、絶−物として光分な特性を持っている。
以上のようなプロセスによりドープされたポリシリコン
に劣らない導電%味を付りた配縁が形成される・ なお、1i01i1例は−チャンネルML)8  FE
Tについて述べたが、その他の0型領域への配線にも同
様に適用可能であり、また白金シリサイドの代りにモリ
ブデンシリサイドま友はタングステンシリサイド等の雀
属シリサイドが同様に使用可能である。
以上のように本発明(従えば一般的な有慎物が待ってい
る特機と同様に、低温で膜形成が可能であり11産性に
曖れ、また膜形成される基板に歪みを与えることが少な
い。更に、ポリアセチレンt−成長させるときのアセチ
レンガス圧力が約1気圧テ、比41!的尚いために既設
パターンの凸凸まりは庇部に対しても段切れ塊破を起さ
ない配−が形成可能でろる。
−図面の聞手な帆用 第1図′第5凶tよnチャネルMO8pg’rに不発@
を通用し’fc4甘の絖明凶でありs hはP朦シリコ
ン基板、2+はフィ−ルド酸化膜、8は11+ソースお
よびドレイン、会はゲート酸化膜、5は、十ボリシリー
ンゲート・′亀憾、6は白雀薄編、7は白飯シリサイド
層、8はノンドーグのボリアセテレン膜、9はレジスト
膜、10はP型、ポリアセチレン配縁である。
$  ([?]

Claims (1)

    【特許請求の範囲】
  1. (1)  不純物を添加したポリアセチレンから成る配
    線を有する半導体i!値であって、P型ポリアセチレン
    配−のag牛導体領域へのオーミックm絖部において、
    該P型ポリアセチレンと該n形千4体との閾に金属シリ
    サイド層を介在させたことを特徴とする半導体装置・ 12)  金属シリサイドが白金シリサイドであること
    を特徴とする特許d求の48第l墳記−の半導体装置0
JP56142913A 1981-09-10 1981-09-10 半導体装置 Granted JPS5844766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56142913A JPS5844766A (ja) 1981-09-10 1981-09-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56142913A JPS5844766A (ja) 1981-09-10 1981-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS5844766A true JPS5844766A (ja) 1983-03-15
JPS6317339B2 JPS6317339B2 (ja) 1988-04-13

Family

ID=15326528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56142913A Granted JPS5844766A (ja) 1981-09-10 1981-09-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS5844766A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752815A (en) * 1984-06-15 1988-06-21 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US10763559B2 (en) 2016-01-26 2020-09-01 Fujikura Rubber Ltd. Metal-air battery

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752815A (en) * 1984-06-15 1988-06-21 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US10763559B2 (en) 2016-01-26 2020-09-01 Fujikura Rubber Ltd. Metal-air battery

Also Published As

Publication number Publication date
JPS6317339B2 (ja) 1988-04-13

Similar Documents

Publication Publication Date Title
JPS61166075A (ja) 半導体装置およびその製造方法
US5960303A (en) Process of forming titanium silicide interconnects
JPS5844766A (ja) 半導体装置
JPH0371768B2 (ja)
JPH10209291A (ja) Mos型半導体装置の製造方法
JP2698585B2 (ja) ポリサイド電極の形成方法
JP3185235B2 (ja) 半導体装置の製造方法
JPH1093077A (ja) 半導体装置とその製造方法
JPH0831598B2 (ja) 半導体装置の製造方法
JPS61224435A (ja) 半導体装置
KR100226796B1 (ko) 반도체소자의 제조방법
JPH02288341A (ja) Mis型半導体装置
JPH05136398A (ja) 半導体装置の製造方法
JPH053750B2 (ja)
JPS63265448A (ja) Mos型半導体装置の製造方法
JPH08139175A (ja) 半導体集積回路装置およびその製造方法
JPS59161072A (ja) 半導体装置
JPH03296220A (ja) 半導体装置の製造方法
JPH05326938A (ja) 薄膜トランジスタおよびその製造方法
JPH09293722A (ja) 半導体装置の製造方法
TW466693B (en) Manufacture method of metal salicide
JPH0551176B2 (ja)
JPH0154867B2 (ja)
JPS63244884A (ja) 半導体装置およびその製造方法
JPH08340106A (ja) 半導体装置の製造方法