JPS5844247B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5844247B2 JPS5844247B2 JP52066927A JP6692777A JPS5844247B2 JP S5844247 B2 JPS5844247 B2 JP S5844247B2 JP 52066927 A JP52066927 A JP 52066927A JP 6692777 A JP6692777 A JP 6692777A JP S5844247 B2 JPS5844247 B2 JP S5844247B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant voltage
- output
- voltage
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Control Of Stepping Motors (AREA)
- Dc-Dc Converters (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、更に詳細には消費電力の低
減を図った定電圧回路を備えた半導体装置に関するもの
である。
減を図った定電圧回路を備えた半導体装置に関するもの
である。
半導体装置、例えば発振回路等の電圧依存性の高い回路
を備えたものは、回路の安定な動作を得るために安定な
電圧を供給する定電圧回路が必要である。
を備えたものは、回路の安定な動作を得るために安定な
電圧を供給する定電圧回路が必要である。
特に電池等の出力電圧が時間と共に変化するものや負荷
変動による出力電圧の変動が大きい電源を用いたものに
おいては定電圧回路の必要性が極めて高い。
変動による出力電圧の変動が大きい電源を用いたものに
おいては定電圧回路の必要性が極めて高い。
一方、電池等による供給電力を有効に利用するためには
、内蔵された定電圧回路自身での電力の消費を十分低減
することが望まれる。
、内蔵された定電圧回路自身での電力の消費を十分低減
することが望まれる。
しかし、従来の半導体装置内に設けられた定電圧回路は
、基準電歪を発生させるために常時電力を使用するとい
ったものであり、不要な電力を消費するものであった。
、基準電歪を発生させるために常時電力を使用するとい
ったものであり、不要な電力を消費するものであった。
本発明は、かかる従来の半導体装置の欠点を除去し、極
めて低電力で動作する定電モ回路を備えた半導体装置を
提供するもので、以下、図示した実施例に基づき、その
詳細を説明する。
めて低電力で動作する定電モ回路を備えた半導体装置を
提供するもので、以下、図示した実施例に基づき、その
詳細を説明する。
本発明に従う半導体装置の一実施例を示す第１図におい
て、符号１は、所定の定電圧を発生出力する定電圧回路
で、電池Ｅを電源として使用している。
て、符号１は、所定の定電圧を発生出力する定電圧回路
で、電池Ｅを電源として使用している。
定電圧回路１の出力および電池Ｅの出力は各々時計回路
２に供給される。
２に供給される。
時計回路２は、水晶振動子Ｘを用いた発振回路３と、発
振回路３で得られる原信号を分周する分周回路４と、分
周回路４の所定の分周信号が供給される波形整形回路５
と、波形整形回路５の出力に応答して時計の時刻表示機
構８のステップモータＭを駆動する駆動回路６と、波形
整形回路５の出力が供給されるパルス発生回路として２
人力のＯＲ回路７とから構成され、発振回路３、分周回
路４、波形整形回路５、ＯＲ回路７には定電圧が供給さ
れ、１駆動回路６には電池電圧が直接印加されている。
振回路３で得られる原信号を分周する分周回路４と、分
周回路４の所定の分周信号が供給される波形整形回路５
と、波形整形回路５の出力に応答して時計の時刻表示機
構８のステップモータＭを駆動する駆動回路６と、波形
整形回路５の出力が供給されるパルス発生回路として２
人力のＯＲ回路７とから構成され、発振回路３、分周回
路４、波形整形回路５、ＯＲ回路７には定電圧が供給さ
れ、１駆動回路６には電池電圧が直接印加されている。
かかる構成をなした時計回路２のＯＲ回路７からは、例
えば１秒間隔のパルス信号が出力される。
えば１秒間隔のパルス信号が出力される。
このパルス信号は定電圧回路１に供給されるが、次に定
電モ回路１の一具体例を第２図に示して、その詳細を説
明する。
電モ回路１の一具体例を第２図に示して、その詳細を説
明する。
第２図において、符号１で示す定電圧回路は、ゲートが
接地されたＰチャネルＭＯＳトランジスタ（以下、Ｐ−
ＭＯ８Ｔと略記する）９と、Ｐ−ＭＯ８Ｔ９のドレイン
にソースが接続されたＰ−ＭＯ８Ｔ１０と、Ｐ−ＭＯ８
Ｔ１０のドレインおよびゲートにドレインとゲートが共
通接続されたＮチャネルＭＯＳトランジスタ（以下、Ｎ
−ＭＯＳ Ｔと略記する）１１と、Ｎ−ＭＯ８Ｔ１１
のソースにアノードが接続されたダイオード１２とから
成る基準電圧を発生する基準電モ発生回路１３と、上記
ダイオード１２のカソードにドレインが接続され、ソー
スが接地されたスイッチ素子としてのＮ−ＭＯ８Ｔ１４
と、Ｐ−ＭＯ８Ｔ９のドレインことＰ−ＭＯ８Ｔ１０の
ソースの接続点から出力される基準電圧がベースに印加
される電圧制御素子としてバイポーラトランジスタ（以
下、単にトランジスタと略記する）１５と、トランジス
タ１５のベースに一端が接続され、他端が接地されたコ
ンデンサ１６とから構成されている。
接地されたＰチャネルＭＯＳトランジスタ（以下、Ｐ−
ＭＯ８Ｔと略記する）９と、Ｐ−ＭＯ８Ｔ９のドレイン
にソースが接続されたＰ−ＭＯ８Ｔ１０と、Ｐ−ＭＯ８
Ｔ１０のドレインおよびゲートにドレインとゲートが共
通接続されたＮチャネルＭＯＳトランジスタ（以下、Ｎ
−ＭＯＳ Ｔと略記する）１１と、Ｎ−ＭＯ８Ｔ１１
のソースにアノードが接続されたダイオード１２とから
成る基準電圧を発生する基準電モ発生回路１３と、上記
ダイオード１２のカソードにドレインが接続され、ソー
スが接地されたスイッチ素子としてのＮ−ＭＯ８Ｔ１４
と、Ｐ−ＭＯ８Ｔ９のドレインことＰ−ＭＯ８Ｔ１０の
ソースの接続点から出力される基準電圧がベースに印加
される電圧制御素子としてバイポーラトランジスタ（以
下、単にトランジスタと略記する）１５と、トランジス
タ１５のベースに一端が接続され、他端が接地されたコ
ンデンサ１６とから構成されている。
尚、スイッチ素子としてのＮ−ＭＯ８Ｔ１４のゲートに
は、ＯＲ回路７の出力、すなわちパルス信号が供給され
る。
は、ＯＲ回路７の出力、すなわちパルス信号が供給され
る。
また、Ｐ−ＭＯ８Ｔ９のソースおよびトランジスタ１５
のコレクタには、電池Ｅの電圧が直接印加される。
のコレクタには、電池Ｅの電圧が直接印加される。
かかる構成をなした定電圧回路１は、Ｎ−ＭＯ８Ｔ１４
にパルス信号が印加された時だけ、電流ｉが、Ｐ−ＭＯ
８Ｔ９．１０、Ｎ−ＭＯ８Ｔ１１、ダイオード１２、Ｎ
−ＭＯ８Ｔ１４を介して流れ、トランジスタ１５のベー
スに基準電圧が印加される。
にパルス信号が印加された時だけ、電流ｉが、Ｐ−ＭＯ
８Ｔ９．１０、Ｎ−ＭＯ８Ｔ１１、ダイオード１２、Ｎ
−ＭＯ８Ｔ１４を介して流れ、トランジスタ１５のベー
スに基準電圧が印加される。
またパルス信号のない時には、Ｐ−ＭＯ８Ｔ１０、Ｎ−
ＭＯ８Ｔ１１、ダイオード１２、Ｎ−ＭＯ８Ｔ１４に電
流は流れないが、コンデンサ１６によって所定の電圧が
保持される。
ＭＯ８Ｔ１１、ダイオード１２、Ｎ−ＭＯ８Ｔ１４に電
流は流れないが、コンデンサ１６によって所定の電圧が
保持される。
従って、トランジスタ１５からは常に安定した電力が出
力されることになる。
力されることになる。
このように、電流ｉを、パルス信号に応答して流すよう
にしているため、パルス幅のデユーティを例えば１／１
０にすれば定電圧回路１自身における平均消費電流を１
／１０にすることができ、低電力化を実現できる。
にしているため、パルス幅のデユーティを例えば１／１
０にすれば定電圧回路１自身における平均消費電流を１
／１０にすることができ、低電力化を実現できる。
以上、図示した実施例に基づき本発明の詳細な説明して
きたが、本発明は図示の実施例に限定されるものではな
く種々の変更、あるいは改良がなされ得るものである。
きたが、本発明は図示の実施例に限定されるものではな
く種々の変更、あるいは改良がなされ得るものである。
例えば実施例ではＮ−ＭＯ８Ｔ１４をスイッチ素子とし
て用いたが、他の素子を用いることもでき、また電圧制
御素子としても、ＭＯＳトランジスタを使用することが
できる。
て用いたが、他の素子を用いることもでき、また電圧制
御素子としても、ＭＯＳトランジスタを使用することが
できる。
なお、この場合にはスイッチ素子をＰ−ＭＯ８Ｔ９のソ
ースと電池Ｅの正端子間に挿入しなければならない。
ースと電池Ｅの正端子間に挿入しなければならない。
更に、パルス発生回路には波形整形回路からの出力が供
給されているが、例えばディジタル表示機能を有したも
の等においては、表示桁の指令信号等を用いることもで
き、また時計回路に限定されるものでもない。
給されているが、例えばディジタル表示機能を有したも
の等においては、表示桁の指令信号等を用いることもで
き、また時計回路に限定されるものでもない。
上述したように本発明に従う半導体装置はパルス発生回
路の出力に応答して、基準電モを発生する回路をスイッ
チングするスイッチ素子に接続する構成をなした定電圧
回路を備えているため、従来、常時流していた基準電モ
を発生するための電流を間欠的に流すだけでよくなりそ
の平均電流を十分少なくすることができ、定電圧回路自
身で消費する電力を極めて少なくすることができ、装置
全体としても低電力化を図ることが可能となる等、十分
に所期の目的を遠戚し得、実施上多大な効果を奏する。
路の出力に応答して、基準電モを発生する回路をスイッ
チングするスイッチ素子に接続する構成をなした定電圧
回路を備えているため、従来、常時流していた基準電モ
を発生するための電流を間欠的に流すだけでよくなりそ
の平均電流を十分少なくすることができ、定電圧回路自
身で消費する電力を極めて少なくすることができ、装置
全体としても低電力化を図ることが可能となる等、十分
に所期の目的を遠戚し得、実施上多大な効果を奏する。
第１図は本発明に従う半導体装置の一実施例を示すブロ
ック図、第２図は第１図における定電圧回路の一具体例
を示す回路図である。 １・・・定電圧回路、２・・・時計回路、３・・・発振
回路、４・・・分周回路、５・・・波形整形回路、７・
・・パルス発生回路としてＯＲ回路、９，１０，１１・
・・定電圧回路における基準電圧発生回路を構成するＭ
ＯＳトランジスタ、１３・・・基準電圧発生回路、１４
・・・スイッチ素子としてＭＯＳトランジスタ、１５・
・・電圧制御素子としてのバイポーラトランジスタ、１
６・・・コンデンサ。
ック図、第２図は第１図における定電圧回路の一具体例
を示す回路図である。 １・・・定電圧回路、２・・・時計回路、３・・・発振
回路、４・・・分周回路、５・・・波形整形回路、７・
・・パルス発生回路としてＯＲ回路、９，１０，１１・
・・定電圧回路における基準電圧発生回路を構成するＭ
ＯＳトランジスタ、１３・・・基準電圧発生回路、１４
・・・スイッチ素子としてＭＯＳトランジスタ、１５・
・・電圧制御素子としてのバイポーラトランジスタ、１
６・・・コンデンサ。
Claims (1)
- １ 電源に接続された定電圧回路１と、この定電圧回路
１に接続された時計回路２と、この時計回路２に接続さ
れた時刻表示機構８と、この時計回路２に設けられた発
振回路３、分周回路４、波形整形回路５および駆動回路
６と、この波形整形回路５の出力を入力しその出力を定
電圧回路１に入力するためのＯＲゲート７と、この定電
圧回路１に設けられた基準電歪発生回路１３を構成する
第１、第２．第３のＭＯＳトランジスタ９，１０゜１１
およびダイオード１２と、このダイオード１２およびＯ
Ｒゲート７に接続されたＭＯ８Ｉ−ランジスタからなる
スイッチング素子１４と、第１および第２Ｍ０８ｌ−ラ
ンジスタ９，１０に接続されたバイポーラトランジスタ
からなる電圧制御素子１５と、この電圧制御素子１５の
ベースに接続されたコンデンサ１６とを備え、前記時計
回路２からパルスが出ている時にのみ電圧制御素子１５
に基準電歪が印加されるようにしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52066927A JPS5844247B2 (ja) | 1977-06-07 | 1977-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52066927A JPS5844247B2 (ja) | 1977-06-07 | 1977-06-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS541859A JPS541859A (en) | 1979-01-09 |
| JPS5844247B2 true JPS5844247B2 (ja) | 1983-10-01 |
Family
ID=13330094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52066927A Expired JPS5844247B2 (ja) | 1977-06-07 | 1977-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844247B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535004Y2 (ja) * | 1989-05-25 | 1993-09-06 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5237681A (en) * | 1975-08-18 | 1977-03-23 | Nippon Hoso Kyokai <Nhk> | Low power sampling type control system |
-
1977
- 1977-06-07 JP JP52066927A patent/JPS5844247B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5237681A (en) * | 1975-08-18 | 1977-03-23 | Nippon Hoso Kyokai <Nhk> | Low power sampling type control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535004Y2 (ja) * | 1989-05-25 | 1993-09-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS541859A (en) | 1979-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3824447A (en) | Booster circuit | |
| US4123671A (en) | Integrated driver circuit for display device | |
| JP3147395B2 (ja) | 集積回路及び電子機器 | |
| US5635776A (en) | Charge pump voltage converter | |
| KR850000814B1 (ko) | 저소비전력 전자회로(低消費電力電子回路) | |
| JPS646618B2 (ja) | ||
| JPS5951177B2 (ja) | オ−トクリア信号発生回路 | |
| JPS6232846B2 (ja) | ||
| JPH0775330A (ja) | 半導体装置 | |
| JP2573266B2 (ja) | 発振回路 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| JPH05120457A (ja) | 発振回路を備えるｉｃ回路 | |
| JP2718258B2 (ja) | 出力回路 | |
| JPS5844247B2 (ja) | 半導体装置 | |
| JPS6113248B2 (ja) | ||
| US6249151B1 (en) | Inverter for outputting high voltage | |
| KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
| JP3540872B2 (ja) | 起動回路 | |
| KR19990024891A (ko) | 파워 업 회로 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JPS61166217A (ja) | 電圧制御発振器 | |
| JP4523119B2 (ja) | レギュレータ回路およびこれを用いた回路 | |
| JP2021027795A (ja) | 昇圧回路 |