JPS584276Y2 - デンアツセイギヨハツシンキカイロ - Google Patents

Description

【考案の詳細な説明】 本考案は演算増巾器を用いて構成され、入力電圧を変化
させる事により発振周波数を可変する事のできる電圧制
御発振回路に関し、特に連続三角波あるいは連続矩形波
等を得る為の関数発生器に適する電圧制御発振回路に関
する。

従来電圧制御発振器回路として、たとえば第１図のブロ
ック図に示すものが知られている。

すなわちミラー積分回路１とレベルコンパレータ２およ
び出力スイッチ３とで閉ループを形威しヒステリシスし
張発振回路として動作するようにしている。

そして積分回路１の入力に周波数調整用の可変抵抗４を
設け、この可変抵抗４で設定した分圧電圧を積分抵抗５
を介して電流に変換して積分するようにしている。

しかして上記出力スイッチ３からバッファ６を介して矩
形波を得、積分器１の出力から三角波を得、この三角波
をサイン波合或回路７を介してサイン波を得ることがで
きる。

ところでこのような発振回路では可変抵抗４の調整によ
って発振周波数を広範囲に可変することができしかもこ
の範囲の上・下限部分においても歪み等のない高品位の
波形出力を得られることが望ましい。

しかしながら第１図のブロック図に示すものでは、たと
えば可変抵抗４の調整電圧の微小部分では積分出力に積
分器１のオフセットによる誤差の割合が多くなり発振周
波数の下限を制限される。

また、積分器１に用いる演算増巾器は回路設計が容易で
簡単に高性能の回路を構成することができる反面、利得
は周波数に依存し、高調波で高利得の素子は極めて高価
で回路も複雑となる。

またこのような積分器１をその上限周波数付近で用いる
と、たとえば利得の低下によって出力波形の直線性が損
なわれそれによって出力波形の品位が低下する問題を生
じる。

本考案は上記の事情に鑑みてなされたもので安価な演算
増巾器を用いて広い周波数可変範囲を得られしかも高品
位の出力波形を得ることができる電圧制御発振器回路を
提供する事を目的とする。

以下図面を参照して本考案の一実施例を説明する。

図に於てｔｌは所望の発振周波数に対応する入力電圧ｅ
ｉが印加される入力端子であり、この入力端子ｔ１が演
算増巾器ＯＰ１の非反転入力端子（→に接続され、演算
増巾器ＯＰ１の反転入力端子←）は抵抗Ｒ２を介して接
地され、出力端子はＮＰＮ型トランジスタＴｒ１のベー
スに接続される。

更に前記トランジスタＴｒ１のエミッタは前記演算増巾
器ＯＰ１の反転入力端子←）に接続され、コレクタは演
算増巾器ＯＰ２の非反転入力端子に接続されると共に抵
抗Ｒ２の一端に接続される。

前記抵抗Ｒ２の他端は抵抗Ｒ３を介して前記演算増巾器
ＯＰ２の反転入力端子に）に接続されると共に抵抗Ｒ６
を介して演算増巾器ＯＰ３の反転入力端子に）に接続さ
れる。

又前記抵抗Ｒ２とＲ５の接続点は図示しない正電源＋■
Ｂに接続される。

前記演算増巾器ＯＰ２の反転入力端子←）はＰＮＰ型ト
ランジスタＴｒ２のエミッタに接続されると共に前記演
算増巾器ＯＰ３の非反転入力端子（→に接続され、出力
端子は前記トランジスタＴｒ２のベースに接続される。

更に前記演算増巾器ＯＰ３の反転入力端子はＰＮＰ型ト
ランジスタＴｒ３のエミッタに接続され、出力端子は前
記トランジスタＴｒ２のベースに接続される。

又前記トランジスタＴｒ３のコレクタはダイオードＤ１
のアノードと接続されると共にスイッチＳ１の一方の接
点と接続される。

更に前記トランジスタＴｒ２のコレクタは前記抵抗Ｒ３
と同一の抵抗値を有する抵抗Ｒ４を介して図示しない負
電源−ＶＢに接続されると共に演算増巾器ＯＰ４の非反
転入力端子←）に接続される。

前記演算増巾器０Ｐ４０反転入力端子０ま前記抵抗Ｒ３
と同一の抵抗値を有する抵抗Ｒ６を介して負電源−ｖＢ
に接続されると共にＮＰＮ型トラツジスタＴｒ４のエミ
ッタと接続され、出力端子は前記トランジスタＴｒ４の
ベースと接続される。

更番こ前記トランジスタＴｒ４のコレクタはダイオード
Ｄ２のカソードと接続されると共にスイッチＳ２の一方
の接点と接続される。

前記スイッチＳ。Ｓ２の他方の接点は共通接続され、接
地公れると共に、前記ダイオードＤ１のカソードとＤ２
のアノードが共通接続されて、コンデンサＣ１，、演算
増巾器ＯＰ５より構成される積分器Ｔの入力端子ｔ２に
接続され、この積分器Ｔの出力端子ｔ３は内部に正負の
基準電源を有し、積分器Ｔの出力が基準電源電圧を越え
るとトリガ信号を発生する電圧比較器ＣＭに接続される
。

又ＦＦは前記電圧比較器ＣＭよりのトリが信号によりセ
ット、リセットを繰返すフリップ７０ツブであり、セッ
ト期間中には端子ｔ４を正電圧を、リセット期間中には
端子ｔ４に負電圧を発生し、且つフリップフロップＦＦ
がセットされると前記スイッチＳ１が閉成され、フリッ
プフロップＦＦがリセットされると前記スイッチＳ２が
閉成される。

次に上記回路構成に於ける作用について述べる。

周知のように演算増巾器はその入力インピーダンスが非
常に高く、２つの入力端子←’）、ＨＭの電圧を充分高
い利得をもって増巾する。

従って回路の平衡状態（こあっては非反転入力端子←）
と反転入力端子に）は同電位になると考える事ができる
。

而して入力端子ｔ１１こ入力電圧ｅｉが印加されると演
算増巾器ＯＰ１の反転入力端子（→の電位も同様ｅｉと
なり、抵抗Ｒ１に次式で示される入力電圧ｅｉに比例し
た電流１１が流れる。

ここで演算増巾器の入力インピーダンスは非常に高い事
から、前記電流ｉ、はトランジスタＴｒ１のエミッタ電
流となる。

一方トランジスタはその直流電流増巾率が非常に高く、
ベース電流は無視でき、エミッタ電流とコレクタ電流は
同一とみなせる。

従って前記電流ｉＩはトランジスタＴｒ１のコレクタ電
流ともなる。

従って抵抗Ｒ２の両端の電圧ｅＲ２はｉｌ・Ｒ２となり
、又演算増巾器ＯＰ２の端子（→、←）が同電位である
事から、抵抗Ｒ５の両端の電圧ｅＨｓは前記電圧ｅＲ２
と同一番こなる事より抵抗Ｒ３を流れる電流ｉ２は次式
のようになる。

又演算増巾器ＯＰ３の非反転入力端子←）は、演算増巾
器ＯＰ２の反転入力端子に）と接続されている事から演
舞増巾器ＯＰ３の非反転入力端子（→と反転入力端子（
へ）は前記演算増巾器ＯＰ２の反転入力端子と同電位と
なっており、従って抵抗Ｒ５の両端の電圧ｅＨ５は電圧
ｅＨ３と同一とな０、抵抗Ｒ６を流れる電流ｉ３は次式
のようになる。

一方前記電流１２はトランジスタＴｒ２のエミッタ電流
、即ちコレクタ電流となり抵抗Ｒ４を流れる。

又、抵抗Ｒ１の両端の電圧ｅ Ｒ４と抵抗Ｒ６の両端の
電圧ｅ Ｒ６とは等しい事から、抵抗Ｒ６を流れる電流
ｉ、は次式のようになる。

ここで前述したように抵抗Ｒ３とＲ４は同一抵抗値を有
する事から上記（４）式は次のようになる。

ところで前述した電流ｉ３はトランジスタＴｒ３のエミ
ッタ電流及びコレクタ電流であり従ってダイオードＤ１
を介して積分器Ｔへ流れ込む電流、即ちプラス電流であ
り、一方電流ｉ４は同様にダイオードＤ２を介して積分
器Ｔより流出する電流、即ちマイナス電流である。

又前述したように抵抗Ｒ６とＲ６とが同一抵抗値を有す
る事から前記（３）式、（５）式より電流ｉ３と１４と
は同一値となる。

即ち積分器Ｔに対するプラス電流ｉ３とマイナス電流ｉ
４は等しくなり且つこれら電流１３ｔ１４は入力電圧ｅ
ｉに比例する一定電流になる。

而して今最初にフリップ７０ツブＦＦがセットされてい
たとすればスイッチＳ１は閉成されており前記プラス電
流１３はスイッチＳ１を介して接地へ流れ、マイナス電
流ｉ４のみ積分器Ｔに流れる。

従って積分器Ｔはこのマイナス電流ｉ４を積分し、端子
ｔ３には時間直線的に増加する出力電圧が得られ、この
出力電圧が電圧比較器ＣＭに与えられて電圧比較器ＣＭ
内部の正の基準電圧を越えると電圧比較器ＣＭよりトリ
ガ信号が７リツプフロツプＦＦに送出されてフリップフ
ロップを反転させる。

従って今度はフリップフロップのリセット信号によりス
イッチＳ、が開放し、スイッチＳ２が閉成され、前記マ
イナス電流ｉ３がスイッチＳ２を介して接地へ流れ、プ
ラス電流ｉ３のみが積分器Ｔに流れ、積分器Ｔはこのプ
ラス電流ｉ３を積分し、その出力端子ｔ３に時間直線的
に下降する出力電圧が生ずる。

この出力電圧が電圧比較器ＣＭに入力され、負の基準電
圧を越えると電圧比較器ＣＭよりトリガ信号がフリップ
フロップＦＦに送出され、フリップフロップＦＦが反転
して端子ｔ、にリセット信号が出力される。

このリセット信号によりスイッチＳ１は閉成し、スイッ
チＳ２が開放して最初の状態に戻る。

以上動作が繰返され、端子ｔ３には連続三角波が得られ
、端子ｔ４に連続矩形波が得られる事になる。

この場合端子ｔ３に出力される連続三角波の周波数は前
記電流１３ｔ ｔ４の大きさにより決定される。

即ち電流１３ ｔ ｔ４の電流値を変る事により積分器
Ｔの積分出力電圧の傾斜を変えて、前記連続三角波の周
波数を変える事ができる。

一方電流ｔ３１１４の電流値を変えるには前記（３）。

（５）式より明らかなように入力電圧ｅｉを変える事に
よって行う事ができる。

即ち入力電圧ｅｉを変える事により端子ｊ３＋１４に出
力される連続三角波及び連続矩形波の周波数を任意に変
える事ができる。

すなわち上記実施例によれば入力電圧に応じて正・負両
極性の一定電流を出力する定電流源を設け、この出力電
流を切換回路で切換えて交互に積分するようにしたもの
である。

したがって、第１図のブロック図に示すように入力電圧
に応じた正・負両極性の電圧を積分器の入力に設けた積
分抵抗によって電流に変換して積分するものでは積分出
力の直線性を維持するために高利得の演算増巾器を必要
とするのに対して上記実施例では低利得の演算増巾器を
用いて良好な直線性が得られる。

すなわち本願では積分器に用いる演算増巾器は低利得の
ものを用い得この場合も定電流源から与えられる正負両
極性の一定電流を交互に積分し極めて良好な直線性を得
ることができる。

したがって広い周波数範囲で高品位の発振波形を得るこ
とができ、また安価な演算増巾器を用いて簡単かつ正確
な回路設計を行なうことができる。

以上述べたように本考案によれば入力電圧を変える事に
より、この入力電圧に比例して発振周波数を広い範囲で
任意に可変できると共に、演算増巾器を用いた回路構成
にて積分器への積分電流を得るようにしている事から、
積分器に対する正極性電流及び負極性電流の値を正確に
一致させる事ができ、対称性の良い出力波形の得られる
電圧制御発振器回路が提供できる事になる。

尚本考案は上記し且つ図面に示した実施例に限定される
事なく、例えば積分器Ｔの出力を周知の非直線型回路網
に導入し、その発振周波数を入力電圧ｅｉにより任意に
可変できる正弦波を得る等本考案の要旨を変更しない範
囲で種々変形して実施できる事は勿論である。

【図面の簡単な説明】

第１図は従来例を示すブロック図、第２図は本考案の一
実施例を示す回路図である。 ＯＰ１〜ＯＰ４・・・・・・演算増巾器、Ｒ１−Ｒ６・
・・・・・抵抗、Ｔｒｉ〜Ｔｒ４・・・・・・トランジ
スタ、Ｔ・・・・・・積分器、ＣＭ・・・・・・電圧比
較器、ＦＦ・・・・・・フリップフロップ、Ｓｌ、Ｓ２
・・・・・・スイッチ。

Claims (1)

【実用新案登録請求の範囲】
1. 入力電圧をその電圧値に応じた一定電流に変換する第１
   の演算増巾器間路と、前記一定電流値に応じた電圧を発
   生する第２の演算増巾器間路と、この第２の演算増巾器
   間路の出力電圧によって駆動され、絶対値が等しく互い
   に極性の異なる上記出力電圧に対応した電流を発生する
   第３、第４の演算増巾器間路と、この第３、第４の演算
   増巾器間路によって作られた電流の一方を切換回路を介
   して選択的に積分する積分器と、この積分器の出力が一
   定値に達するとトリガ信号を発生する電圧比較器と、こ
   の電圧比較器のトリガ信号により反転するフリップフロ
   ップと、このフリップフロップの出力により前記第３、
   第４の演算増巾器間路によって作られる電流を交互に前
   記積分器に導入する為の切拠回路とを具備した電圧制御
   発振器回路。