JPS5840361B2 - 高周波回路装置 - Google Patents
高周波回路装置Info
- Publication number
- JPS5840361B2 JPS5840361B2 JP6912382A JP6912382A JPS5840361B2 JP S5840361 B2 JPS5840361 B2 JP S5840361B2 JP 6912382 A JP6912382 A JP 6912382A JP 6912382 A JP6912382 A JP 6912382A JP S5840361 B2 JPS5840361 B2 JP S5840361B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive patterns
- groove
- high frequency
- conductive
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
【発明の詳細な説明】
この発明は高周波回路装置に関する。
一般に高周波帯域特に超高周波領域で使用される回路装
置では信号伝送路における浮遊容量、寄生インダクタン
ス成分等による影響が大きいためストリップラインによ
って信号の伝送を行なうことが一般に行なわれている。
置では信号伝送路における浮遊容量、寄生インダクタン
ス成分等による影響が大きいためストリップラインによ
って信号の伝送を行なうことが一般に行なわれている。
ストリップラインは周知の如く絶縁基板の裏面全体に接
地導体な被着形威し、絶縁基板の表面側に成る巾を有す
る導電パターンを形成し、この導電パターンと接地導体
とによって成る伝送インピーダンスを有するストリップ
ラインが構成されるものである。
地導体な被着形威し、絶縁基板の表面側に成る巾を有す
る導電パターンを形成し、この導電パターンと接地導体
とによって成る伝送インピーダンスを有するストリップ
ラインが構成されるものである。
この伝送インピーダンスは導電パターンの巾及び絶縁基
板の厚さ及びその誘電率等により決まり、他の回路とイ
ンピーダンス整合がとれた状態では損失なく高周波信号
の伝送が行なわれる。
板の厚さ及びその誘電率等により決まり、他の回路とイ
ンピーダンス整合がとれた状態では損失なく高周波信号
の伝送が行なわれる。
ところで共通の絶縁基板上に複数のストリップラインを
形成すると、絶縁基板の表側に形成した複数の導電パタ
ーンの相互間において寄生容量が生じ、この寄生容量に
よって信号の濃活或は減衰が起きる欠点がある。
形成すると、絶縁基板の表側に形成した複数の導電パタ
ーンの相互間において寄生容量が生じ、この寄生容量に
よって信号の濃活或は減衰が起きる欠点がある。
このため従来は複数の導電パターンの相互間の対向距離
を大きく採る様にしてこの線間寄生容量が充分小さくな
るようにしているがこのようにした場合には絶縁基板の
面積が大きくなり小型化の障害となっている。
を大きく採る様にしてこの線間寄生容量が充分小さくな
るようにしているがこのようにした場合には絶縁基板の
面積が大きくなり小型化の障害となっている。
第１図はこの従来例を示し、この例では高周波用トラン
ジスタの容器について説明するも、図中１は例えばセラ
ミック等の絶縁基板、２はこの絶縁基板１の裏面の全体
に被着したストリップラインの接地導体を構成するメタ
ライズ層、２ｔ、２ｔｔ。
ジスタの容器について説明するも、図中１は例えばセラ
ミック等の絶縁基板、２はこの絶縁基板１の裏面の全体
に被着したストリップラインの接地導体を構成するメタ
ライズ層、２ｔ、２ｔｔ。
γ′は絶縁基板１の表側に形成した導電パターンである
。
。
これらの導電パターン２′、２“、２〃′と裏側のメタ
ライズ層２とにより夫々がストリップラインを構成し、
導電パターン２′上に半導体素子、例えばバイポーラト
ランジスタ３を取付け、この導電パターン１をコレクタ
電極となし、この導電パターン２を通じてトランジスタ
３のコレクタに得られる信号を伝送し、又はコレクタに
信号を供給する如くなし、また導電パターン２“、２“
′には夫々トランジスタ３のエミッタとペースをボンデ
ング線４にて接続し、導電パターンγ、２〃′ヲ通じて
トランジスタ３に対する信号の授受を行なうようにして
いる。
ライズ層２とにより夫々がストリップラインを構成し、
導電パターン２′上に半導体素子、例えばバイポーラト
ランジスタ３を取付け、この導電パターン１をコレクタ
電極となし、この導電パターン２を通じてトランジスタ
３のコレクタに得られる信号を伝送し、又はコレクタに
信号を供給する如くなし、また導電パターン２“、２“
′には夫々トランジスタ３のエミッタとペースをボンデ
ング線４にて接続し、導電パターンγ、２〃′ヲ通じて
トランジスタ３に対する信号の授受を行なうようにして
いる。
従ってストリップラインを通じてトランジスタ３が動作
するようにしトランジスタ３に対する信号路のインピー
ダンス整合を採るようにしている。
するようにしトランジスタ３に対する信号路のインピー
ダンス整合を採るようにしている。
このように同一の絶縁基板１にストリップラインを構成
する複数の導電パターン７．２〃、２“′を形成すると
、これら導電パターン２′−２“、 ２Ｉ ’ｌ／／
／及び２ｔｔ ２ｔｔｔ間に夫々寄生容量Ｃ１，Ｃ２
，Ｃ３が生じ、従ってトランジスタのコレクターエミッ
タ間、コレフタルベース間或はベース−エミッタ間にこ
れらの奇生容量Ｃ１，Ｃ２，Ｃ３が付加され、高周波域
におけるトランジスタの動作を阻害し、正常に動作する
周波数が低く抑えられてしまう欠点がある。
する複数の導電パターン７．２〃、２“′を形成すると
、これら導電パターン２′−２“、 ２Ｉ ’ｌ／／
／及び２ｔｔ ２ｔｔｔ間に夫々寄生容量Ｃ１，Ｃ２
，Ｃ３が生じ、従ってトランジスタのコレクターエミッ
タ間、コレフタルベース間或はベース−エミッタ間にこ
れらの奇生容量Ｃ１，Ｃ２，Ｃ３が付加され、高周波域
におけるトランジスタの動作を阻害し、正常に動作する
周波数が低く抑えられてしまう欠点がある。
このため寄生容量Ｃ１，Ｃ２，Ｃ３を小さくするために
は導電パターン２′、２“、２“′の対向間隔を大きく
することも考えられるが、基板形状が太き（なってしま
う。
は導電パターン２′、２“、２“′の対向間隔を大きく
することも考えられるが、基板形状が太き（なってしま
う。
これを避ける一つの方法として従来では例えば第２図に
示す如く、各導電パターン２’、７’＆び２／ ２１
１’／の夫々の間に接地導体５゜５′を設けることが考
えられているが、このようにしても先に説明した奇生容
量ｃ１．ｃ２．ｃ３が０となることはなく、然も基板１
の形状も小型化できない欠点がある。
示す如く、各導電パターン２’、７’＆び２／ ２１
１’／の夫々の間に接地導体５゜５′を設けることが考
えられているが、このようにしても先に説明した奇生容
量ｃ１．ｃ２．ｃ３が０となることはなく、然も基板１
の形状も小型化できない欠点がある。
この発明の目的は寄生容量の値を小さく然も小型化が可
能なこの種高周波回路装置を提案するものである。
能なこの種高周波回路装置を提案するものである。
即ちこの発明では共通の絶縁基板上に複数の導電パター
ンを形成し、この導電パターンを高周波信号の伝送路と
して使用する高周波回路装置において、互に隣接して異
なる電位関係にある導電パターンの間に凹溝を形成し、
互に隣接する導電パターンの間を空気によって遮蔽し、
この間の誘電率を低下させ、更に凹溝内に隣接する導電
パターン間を電気的にじゃへいする導体層を設けて寄生
容量を小さくするようにしたものである。
ンを形成し、この導電パターンを高周波信号の伝送路と
して使用する高周波回路装置において、互に隣接して異
なる電位関係にある導電パターンの間に凹溝を形成し、
互に隣接する導電パターンの間を空気によって遮蔽し、
この間の誘電率を低下させ、更に凹溝内に隣接する導電
パターン間を電気的にじゃへいする導体層を設けて寄生
容量を小さくするようにしたものである。
以下この発明の一実施例を第３図以下を用いて詳細に説
明する。
明する。
第３図の例は第１図の場合と同様に半導体装置用の容器
に適用した場合を示し、第１図と対応する部分には同一
符号を付し、その重複説明は省略するも、１は絶縁基板
、２はストリップラインの接地導体、ｚ、２“、２〃′
は夫々ストリップラインの信号伝送路を構成する導電パ
ターン、３は半導体素子、例えばトランジスタである。
に適用した場合を示し、第１図と対応する部分には同一
符号を付し、その重複説明は省略するも、１は絶縁基板
、２はストリップラインの接地導体、ｚ、２“、２〃′
は夫々ストリップラインの信号伝送路を構成する導電パ
ターン、３は半導体素子、例えばトランジスタである。
トランジスタ３は導電バタンｒ上にマウントされ、この
導電パターン２′をコレクタ電極とし、他の導電パター
ン２ｔｔ 、 ２ｎｔは夫々ボンデング線４にてトラン
ジスタ素子３のエミッタとベースに接続する。
導電パターン２′をコレクタ電極とし、他の導電パター
ン２ｔｔ 、 ２ｎｔは夫々ボンデング線４にてトラン
ジスタ素子３のエミッタとベースに接続する。
従ってこれら複数の導電パターン２’、２”、２“′は
トランジスタ３の動作状態においては夫々異なった電位
関係に保持される。
トランジスタ３の動作状態においては夫々異なった電位
関係に保持される。
この発明においてはこのように共通の絶縁基板上におい
て互に異なった電位関係にあり、この間に静電容量が生
じることを阻止したい導電パターンの間に凹溝を形威し
その中にじゃへい体を設けるものである。
て互に異なった電位関係にあり、この間に静電容量が生
じることを阻止したい導電パターンの間に凹溝を形威し
その中にじゃへい体を設けるものである。
６はこの凹溝を示し、凹溝６はこ）例では導電パターン
２’−２％び２′−２“′の夫々の間の絶縁基板１０表
面に形成する。
２’−２％び２′−２“′の夫々の間の絶縁基板１０表
面に形成する。
また凹溝６内にはしやへい用導体層７を設け、これには
例えば基板１を貫通するスルーホールを通して裏面の接
地電位を与える。
例えば基板１を貫通するスルーホールを通して裏面の接
地電位を与える。
このように凹溝６を形成することにより導電パターン２
′−２“及び２／ ２／／／間の誘電率は凹溝６内の
空気によって激減し、（空気の誘電率は略々１でこれに
対しセラミックのそれは１０〜９）従ってこれら導電パ
ターン２’−２１及び２′−２“７間の静電容量を充分
小さくすることができ、導電パターン２’−２％び２／
７１／／間の夫々の対向間隔を小さくしても従来の
場合より静電容量を小さくできるから、それだけまたボ
ンデング線４を短かくでき、これによるインダクタンス
成分を小さくできる。
′−２“及び２／ ２／／／間の誘電率は凹溝６内の
空気によって激減し、（空気の誘電率は略々１でこれに
対しセラミックのそれは１０〜９）従ってこれら導電パ
ターン２’−２１及び２′−２“７間の静電容量を充分
小さくすることができ、導電パターン２’−２％び２／
７１／／間の夫々の対向間隔を小さくしても従来の
場合より静電容量を小さくできるから、それだけまたボ
ンデング線４を短かくでき、これによるインダクタンス
成分を小さくできる。
よって小型でかつ高周波特性に優れた高周波回路装置を
構成することができる。
構成することができる。
更に凹溝６の低面に導電層７を形成し、この導電層７を
スルーホール８にて接地するようにしているのでこのよ
うにすることによって導電パターン２’−２％び２′−
２“７間の静電容量を著しく小さくできる。
スルーホール８にて接地するようにしているのでこのよ
うにすることによって導電パターン２’−２％び２′−
２“７間の静電容量を著しく小さくできる。
一方凹溝６の形状としては第４図及び第５図に示すよう
に内拡がり、または半円形に形成してもよい。
に内拡がり、または半円形に形成してもよい。
かかる形状の凹溝内にもしやへい用導体を簡単に設ける
ことができる。
ことができる。
また凹溝６の形成方法としては第６図に示す如く例えば
０．２５％厚のアルミナグリーンシート１の裏面全体に
導電層２を形成すると共に０．２５％厚のアルミナグリ
ーンシート１′に孔６′を形成し、孔６′を挾んでその
両側に導電パターン２’−２“を形成し、この例ではこ
れら導電パターン２′−２“の両側に導電パターン２懐
形成し、両者を重ねて例えば１６５００の還元雰囲気で
焼結することによりシート１及び１′を一体化し、孔６
′にて凹溝６を形成するようにしてもよい。
０．２５％厚のアルミナグリーンシート１の裏面全体に
導電層２を形成すると共に０．２５％厚のアルミナグリ
ーンシート１′に孔６′を形成し、孔６′を挾んでその
両側に導電パターン２’−２“を形成し、この例ではこ
れら導電パターン２′−２“の両側に導電パターン２懐
形成し、両者を重ねて例えば１６５００の還元雰囲気で
焼結することによりシート１及び１′を一体化し、孔６
′にて凹溝６を形成するようにしてもよい。
そして第７図に示す如くトランジスタ素子３を導電パタ
ーンＺ上にマウントし、ボンデング線４にて例えばエミ
ッタを導電ハターン２”ｌ／Ｃ接続し、ベースを導電パ
ターン２〃′に接続して高周波用トランジスタを構成す
る。
ーンＺ上にマウントし、ボンデング線４にて例えばエミ
ッタを導電ハターン２”ｌ／Ｃ接続し、ベースを導電パ
ターン２〃′に接続して高周波用トランジスタを構成す
る。
尚９は外部引出リードである。
凹溝にはしやへい用導体を形成する。
このようにして得られた高周波用トランジスタの緒特性
を測定したところ、凹溝６を形成しないセラミック基板
によって構成したトランジスタと比較してＳパラメータ
において１８２１１２は本発明を適用することにより約
２０％の利得増が認められ、且つコレクタとベース間の
容量は約４０％減少した事が分った、また導電パターン
２′−２“間の距離は凹溝６がない場合と同等の容量値
にするには凹溝６を設けることによって約１に縮めるこ
とができる。
を測定したところ、凹溝６を形成しないセラミック基板
によって構成したトランジスタと比較してＳパラメータ
において１８２１１２は本発明を適用することにより約
２０％の利得増が認められ、且つコレクタとベース間の
容量は約４０％減少した事が分った、また導電パターン
２′−２“間の距離は凹溝６がない場合と同等の容量値
にするには凹溝６を設けることによって約１に縮めるこ
とができる。
従ってトランジスタ素子３と導電パターン２′との間を
結ぶボンデング線４は短かくでき、この間のインダクタ
ンスを減少させることができ、それだけ損失を小さくで
きることが証明された。
結ぶボンデング線４は短かくでき、この間のインダクタ
ンスを減少させることができ、それだけ損失を小さくで
きることが証明された。
またこの場合に第３図に示す如く凹溝６の底面に導電層
を形威し、この導電層をスルーホールにて裏側の接地導
体２に接続することにより、Ｓパラメータのｌ Ｓ２１
＋２において更に１０％の利得増がある事が分った。
を形威し、この導電層をスルーホールにて裏側の接地導
体２に接続することにより、Ｓパラメータのｌ Ｓ２１
＋２において更に１０％の利得増がある事が分った。
一方上述においてはこの発明をトランジスタの容器に適
用した場合について説明したが、他の応用例として、例
えば第８図に示す如く、同一絶縁基板１に多数のストリ
ップライン用導電パターンｚ、２“、２“′、２““が
互に平行して形成されているような場合には各導電パタ
ーン２′、２“、２〃′。
用した場合について説明したが、他の応用例として、例
えば第８図に示す如く、同一絶縁基板１に多数のストリ
ップライン用導電パターンｚ、２“、２“′、２““が
互に平行して形成されているような場合には各導電パタ
ーン２′、２“、２〃′。
２“″の夫々の間に凹溝６を形成すれば、各導電パター
ン２′、γ、２〃′、２〃″の相互間の寄生容量を小さ
くでき、各ストリップライン相互間の結合を小さくでき
る。
ン２′、γ、２〃′、２〃″の相互間の寄生容量を小さ
くでき、各ストリップライン相互間の結合を小さくでき
る。
勿論溝内にはしやへい導体を設ける方がよい。
尚ストリップラインに限らず例えげ高周波回路用プリン
ト基板等において信号線と接地線とが平行して形成され
る場合に、この信号線と接地線との間に凹溝６を形成し
しやへいすることにより、これら間の寄生容量を小さく
できる。
ト基板等において信号線と接地線とが平行して形成され
る場合に、この信号線と接地線との間に凹溝６を形成し
しやへいすることにより、これら間の寄生容量を小さく
できる。
本発明はこのような場合にも適用できること容易に理解
できよう。
できよう。
第１図はこの発明を適用して好適な従来の高周波回路装
置の一例を示す断面図、第２図は従来の高周波回路装置
において電極間寄生容量を除去する手段の一例を示す断
面図、第３図はこの発明の一実施例を示す断面図、第４
図乃至第５図はこの発明の他の実施例を示す断面図、第
６図はこの発明を適用した高周波回路装置の製法の一例
を説明するための分解斜視図、第７図はこれによって得
られた高周波回路装置の断面図、第８図はこの発明の更
に他の実施例を示す斜視図である。 １：絶縁基板、２ニストリツプラインの接地導体、２’
、 ２〃、 ２“′、２“″ニストリップラインの信
号伝送用導電パターン、３：半導体素子、６：凹溝。
置の一例を示す断面図、第２図は従来の高周波回路装置
において電極間寄生容量を除去する手段の一例を示す断
面図、第３図はこの発明の一実施例を示す断面図、第４
図乃至第５図はこの発明の他の実施例を示す断面図、第
６図はこの発明を適用した高周波回路装置の製法の一例
を説明するための分解斜視図、第７図はこれによって得
られた高周波回路装置の断面図、第８図はこの発明の更
に他の実施例を示す斜視図である。 １：絶縁基板、２ニストリツプラインの接地導体、２’
、 ２〃、 ２“′、２“″ニストリップラインの信
号伝送用導電パターン、３：半導体素子、６：凹溝。
Claims (1)
- １ 絶縁基板上に導電性パターンを被着形成し、該導電
性パターンを高周波信号の伝送路として使用するように
した高周波回路装置において、上記導電性パターンの内
の少なくとも互に異なる電位関係にある導電性パターン
の間に凹溝を形成し、この凹溝内に前記少なくとも互に
異なる電位関係にある導電性パターンの間をしやへいす
る電位が与えられた導体層を形成したことを特徴とする
高周波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6912382A JPS5840361B2 (ja) | 1982-04-23 | 1982-04-23 | 高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6912382A JPS5840361B2 (ja) | 1982-04-23 | 1982-04-23 | 高周波回路装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49058959A Division JPS50151445A (ja) | 1974-05-24 | 1974-05-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS585002A JPS585002A (ja) | 1983-01-12 |
| JPS5840361B2 true JPS5840361B2 (ja) | 1983-09-05 |
Family
ID=13393550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6912382A Expired JPS5840361B2 (ja) | 1982-04-23 | 1982-04-23 | 高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840361B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2700553B2 (ja) * | 1988-03-31 | 1998-01-21 | 株式会社 潤工社 | 伝送回路 |
| JP2551623Y2 (ja) * | 1991-10-17 | 1997-10-27 | 株式会社村田製作所 | 誘電体フィルタ |
-
1982
- 1982-04-23 JP JP6912382A patent/JPS5840361B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS585002A (ja) | 1983-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822534B2 (en) | Laminated electronic component, laminated duplexer and communication device | |
| JP4256575B2 (ja) | バイアホールを備えた高周波受動回路および高周波増幅器 | |
| US20020060366A1 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| CN110875722B (zh) | 高频放大器 | |
| CN110719076B (zh) | 半导体放大器 | |
| JP3684524B2 (ja) | 高周波集積回路装置 | |
| EP1161124A2 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization | |
| JP2000223905A (ja) | 電子装置 | |
| JPS5840361B2 (ja) | 高周波回路装置 | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| US5469107A (en) | Microwave amplifier | |
| JP2002368507A (ja) | 積層型伝送線路交差チップ | |
| JP2690709B2 (ja) | 半導体装置 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP3211756B2 (ja) | 半導体集積回路装置 | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP4464104B2 (ja) | マイクロ波集積回路 | |
| JP3569481B2 (ja) | ミリ波半導体装置 | |
| JP2868576B2 (ja) | 多層配線基板 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JP2006216877A (ja) | 高周波用半導体装置 | |
| JPH0724289B2 (ja) | 高周波用混成集積回路 | |
| JP4357768B2 (ja) | 半導体集積回路 | |
| JP2000208670A (ja) | パッケ―ジ基板およびそれを用いた電子装置 | |
| JPH0870060A (ja) | セラミック多層パッケージ |