JPS5840242B2 - レンゾクシンゴウ ノ ジカンゴサホセイソウチ - Google Patents
レンゾクシンゴウ ノ ジカンゴサホセイソウチInfo
- Publication number
- JPS5840242B2 JPS5840242B2 JP48106588A JP10658873A JPS5840242B2 JP S5840242 B2 JPS5840242 B2 JP S5840242B2 JP 48106588 A JP48106588 A JP 48106588A JP 10658873 A JP10658873 A JP 10658873A JP S5840242 B2 JPS5840242 B2 JP S5840242B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- time
- read
- read clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は例えばテープレコーダーの再生信号等のように
時間誤差を有する連続信号の時間誤差補正装置に関する
ものである。
時間誤差を有する連続信号の時間誤差補正装置に関する
ものである。
従来、再生信号等の時間誤差の補正は一本の可変遅延線
を使用したり、固定遅延線をいくつか糺合せることによ
り信号の遅延時間を制御していたが補正範囲が狭い欠点
があった。
を使用したり、固定遅延線をいくつか糺合せることによ
り信号の遅延時間を制御していたが補正範囲が狭い欠点
があった。
そこで本発明は補正できる誤差時間の範囲を任意に変え
ることができるように、時間誤差のある信号をディシイ
タル信号に変換してランダム・アクセス・メモリを2組
にして可変遅延線としで使用し、時間誤差を低減するよ
うにしたものである。
ることができるように、時間誤差のある信号をディシイ
タル信号に変換してランダム・アクセス・メモリを2組
にして可変遅延線としで使用し、時間誤差を低減するよ
うにしたものである。
以下本発明による時間誤差補正装置の一例を説明する。
一応ここではテープレコーダーからの再生音声信号を対
象にして説明するが、補正方式とじてはこれに制限され
るものではない。
象にして説明するが、補正方式とじてはこれに制限され
るものではない。
先ず再生信号をディシイタル信号に変換して2組のラン
ダム・アクセス・メモリ(以下単にメモリという)に交
互に切換えながら入れるのであるが、変換時のサンプリ
ングクロックはテープに記録したパイロット信号等から
作る。
ダム・アクセス・メモリ(以下単にメモリという)に交
互に切換えながら入れるのであるが、変換時のサンプリ
ングクロックはテープに記録したパイロット信号等から
作る。
第1図すのように時間誤差のある再生信号を同時に再生
されるパイロット信号のタイミングパルスでサンプリン
グしてA/D変換してメモリに入れ、この信号の読み出
しに記録時のパイロット信号の時間間隔のクロックパル
スを使えば第1図aのような時間誤差のない信号を得る
ことができる。
されるパイロット信号のタイミングパルスでサンプリン
グしてA/D変換してメモリに入れ、この信号の読み出
しに記録時のパイロット信号の時間間隔のクロックパル
スを使えば第1図aのような時間誤差のない信号を得る
ことができる。
本発明はこの考え方を基本にして補正しようとするもの
である。
である。
また本発明は2組のメモリを書込み用と読出し用に分け
てそれぞれを切換えて用いるもので、まず初めに一方の
メモリの容量の半分まで書込み、書込みメモリを他方に
切換える。
てそれぞれを切換えて用いるもので、まず初めに一方の
メモリの容量の半分まで書込み、書込みメモリを他方に
切換える。
このとき同時に前のメモリより読出しを始めるが以後の
切換は読出しメモリの内容が無くなった時に行う。
切換は読出しメモリの内容が無くなった時に行う。
tj時間後の読出しメモリの内容の長さをxg番地とし
た時、zj番地はワウにより変動するがI≦xj≦n(
n1個のメモリの内容)の範囲にならなければならない
。
た時、zj番地はワウにより変動するがI≦xj≦n(
n1個のメモリの内容)の範囲にならなければならない
。
こうなるようにメモリの長さを決め読出しクロックパル
スを制御する必要がある。
スを制御する必要がある。
次に本発明の構成の一例を第3図について説明すると、
再生信号、パイロット信号を入力端子1゜2からA/D
変換器3に加えてディシイタル信号に変換して2組のラ
ンダム・アクセス・メモリ4と5に交互に切換えて供給
する。
再生信号、パイロット信号を入力端子1゜2からA/D
変換器3に加えてディシイタル信号に変換して2組のラ
ンダム・アクセス・メモリ4と5に交互に切換えて供給
する。
それぞれのメモリ4,5には1個のアップダウンカウン
ター6゜Iが接続されており、書込みの時の番地を指定
する。
ター6゜Iが接続されており、書込みの時の番地を指定
する。
読出しの時は読出しカウンター8で番地の指定を行い、
またアップダウンカウンター6又は7で読出し番地の最
終番地を示す。
またアップダウンカウンター6又は7で読出し番地の最
終番地を示す。
実際には読出しクロックパルスで読出しカウンター8を
零からカウントアツプしていくと同時に、一方のメモリ
4のアップダウンカウンター6を前の値よりカウントダ
ウンしていく。
零からカウントアツプしていくと同時に、一方のメモリ
4のアップダウンカウンター6を前の値よりカウントダ
ウンしていく。
こうしてこのアップダウンカウンター6が零になった時
、他方のメモリ5に切換スイッチS、〜S6により切換
えると共に読出しカウンター8をリセットする。
、他方のメモリ5に切換スイッチS、〜S6により切換
えると共に読出しカウンター8をリセットする。
この動作を交互に行う。
Aはアップダウンカウンター6.7の各ステップの最終
値xjによって読出しクロックパルスの周波数を制御す
る制御部で、アップダウンカウンター6.7に加算回路
9を介して接続され、電圧変換回路10、ローパスフィ
ルタ回路11および読出しパルスを作る■CO回路12
から構成されている。
値xjによって読出しクロックパルスの周波数を制御す
る制御部で、アップダウンカウンター6.7に加算回路
9を介して接続され、電圧変換回路10、ローパスフィ
ルタ回路11および読出しパルスを作る■CO回路12
から構成されている。
この為、もし時間誤差があまりに大きくなり、メモリ4
,5への書込み量が大きくなった時には、読出しクロッ
クパルスΩ周波数が高くなり、逆にメモリ4,5への書
込み量が少なくなった時には、周波数が低くなり、常に
メモリ量が最適範囲に入るよう制御される。
,5への書込み量が大きくなった時には、読出しクロッ
クパルスΩ周波数が高くなり、逆にメモリ4,5への書
込み量が少なくなった時には、周波数が低くなり、常に
メモリ量が最適範囲に入るよう制御される。
メモリ4,5の出力はD/A変換器13に切換接続され
、出力端子14にアナログ信号として再生信号を得る。
、出力端子14にアナログ信号として再生信号を得る。
この出力端子14に得られる再生信号は時間誤差が補正
されたものとなる。
されたものとなる。
上述の実施例の説明から明らかなように、本発明によれ
ば、2組のランダム・アクセスタモリを備え、この両メ
モリを交互に切換えて使用し、時間誤差を有する信号を
この信号と同期したクロックパルスにより上記メモリに
順次書込み、この書込まれた信号を正規の時間間隔を有
する読出しクロックパルスによって上記メモリより交互
に読出すようにした時間誤差補正装置において、上記メ
モリへの書込み量を検出して上記読出しクロックパルス
の時間間隔を制御する制御部を設け、上記メモリへの書
込み量が大きくなったとき、上記読出しクロックパルス
の時間間隔を短くするようにしたことによって、補正で
きる誤差時間の範囲は単にメモリの容量を変えるだけで
任意に可変でき、広範囲に亘って時間誤差を確実に補正
でき、しかも、補正範囲よりも大きな時間誤差を有する
信号が人力された場合でもメモリからの信号の読出しを
行なうことができ、信号の欠落を生ずることのない時間
誤差補正装置を提供することができる。
ば、2組のランダム・アクセスタモリを備え、この両メ
モリを交互に切換えて使用し、時間誤差を有する信号を
この信号と同期したクロックパルスにより上記メモリに
順次書込み、この書込まれた信号を正規の時間間隔を有
する読出しクロックパルスによって上記メモリより交互
に読出すようにした時間誤差補正装置において、上記メ
モリへの書込み量を検出して上記読出しクロックパルス
の時間間隔を制御する制御部を設け、上記メモリへの書
込み量が大きくなったとき、上記読出しクロックパルス
の時間間隔を短くするようにしたことによって、補正で
きる誤差時間の範囲は単にメモリの容量を変えるだけで
任意に可変でき、広範囲に亘って時間誤差を確実に補正
でき、しかも、補正範囲よりも大きな時間誤差を有する
信号が人力された場合でもメモリからの信号の読出しを
行なうことができ、信号の欠落を生ずることのない時間
誤差補正装置を提供することができる。
第1図は入力信号とパイロット信号の対比図で、aは記
録信号の場合、bは再生信号の場合である。 第2図はランダム・アクセス・メモリの使用説明図、第
3図は本発明装置の一実施例の系統図である。 図中1,2は入力端子、3はA/D変換器、45はラン
ダム・アクセス・メモリ、6,1はアップダウンカウン
ター、8は読出しカウンター、9は加算回路、Aは制御
部、10は電圧変換回路、11はローパスフィルタ回路
、12はvCO回路、13はD/A変換器、14は出力
端子、S、〜S6は切換スイッチである。
録信号の場合、bは再生信号の場合である。 第2図はランダム・アクセス・メモリの使用説明図、第
3図は本発明装置の一実施例の系統図である。 図中1,2は入力端子、3はA/D変換器、45はラン
ダム・アクセス・メモリ、6,1はアップダウンカウン
ター、8は読出しカウンター、9は加算回路、Aは制御
部、10は電圧変換回路、11はローパスフィルタ回路
、12はvCO回路、13はD/A変換器、14は出力
端子、S、〜S6は切換スイッチである。
Claims (1)
- 12組のランダム・アクセスタモリを備え、この両メモ
リを交互に切換えて使用し、時間誤差を有する信号をこ
の信号と同期したクロックパルスにより上記メモリに順
次書込み、この書込まれた信号を正規の時間間隔を有す
る読出しクロックパルスによって上記メモリより交互に
読出すようにした時間誤差補正装置において、上記メモ
リへの書込み量を検出して上記読出しクロックパルスの
時間間隔を制御する制御部を設け、上記メモリへの書込
み量が大きくなったときに上記読出しクロックパルスの
時間間隔を短くするようにしたことを特徴とする連続信
号の時間軸誤差補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP48106588A JPS5840242B2 (ja) | 1973-09-21 | 1973-09-21 | レンゾクシンゴウ ノ ジカンゴサホセイソウチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP48106588A JPS5840242B2 (ja) | 1973-09-21 | 1973-09-21 | レンゾクシンゴウ ノ ジカンゴサホセイソウチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5057612A JPS5057612A (ja) | 1975-05-20 |
JPS5840242B2 true JPS5840242B2 (ja) | 1983-09-05 |
Family
ID=14437341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP48106588A Expired JPS5840242B2 (ja) | 1973-09-21 | 1973-09-21 | レンゾクシンゴウ ノ ジカンゴサホセイソウチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5840242B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61187246U (ja) * | 1985-05-11 | 1986-11-21 | ||
JPH0222061Y2 (ja) * | 1983-12-12 | 1990-06-13 |
-
1973
- 1973-09-21 JP JP48106588A patent/JPS5840242B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0222061Y2 (ja) * | 1983-12-12 | 1990-06-13 | ||
JPS61187246U (ja) * | 1985-05-11 | 1986-11-21 |
Also Published As
Publication number | Publication date |
---|---|
JPS5057612A (ja) | 1975-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4054921A (en) | Automatic time-base error correction system | |
JPS6236430B2 (ja) | ||
JPS6220180A (ja) | Pcm信号記録再生装置 | |
JPH0773367B2 (ja) | 記録情報再生装置 | |
JPS5840242B2 (ja) | レンゾクシンゴウ ノ ジカンゴサホセイソウチ | |
JPS6131549B2 (ja) | ||
US5844736A (en) | Dual-mode digital signal recording and/or reproducing apparatus | |
JP2789656B2 (ja) | 音声デジタル信号の記録再生装置 | |
JPH0311010B2 (ja) | ||
JPH01149263A (ja) | ディジタルデータレコーダ | |
JPS6128290Y2 (ja) | ||
JPH043714B2 (ja) | ||
JPS5850608A (ja) | 音響信号の再生装置 | |
JP2616938B2 (ja) | 回転ヘツド式記録再生装置 | |
JPS63272191A (ja) | 時間軸変動補正回路 | |
JPS62150559A (ja) | Pcm信号記録再生装置及び再生装置 | |
JPH0232702B2 (ja) | ||
JPH02218278A (ja) | Fm変調回路 | |
JPS61269264A (ja) | 情報記録装置 | |
JPS6334545B2 (ja) | ||
JPS5822807B2 (ja) | メモリ装置 | |
JPS60171663A (ja) | 回転ヘツド型磁気記録再生装置 | |
JPS5945608A (ja) | 信号処理装置 | |
JPH0453067A (ja) | 時間軸補正回路 | |
JPS62134804A (ja) | 8ミリvtrマルチトラツクpcmの長時間連続録音再生方法 |