JPH0232702B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はPCM方式記録再生装置の記録回路に
おけるメモリのアドレス回路に関するものであ
る。

第１図は日本電子機械工業会技術フアイル
STC−007「民生用PCMエンコーダ・デコーダ」
の統一規格に準じたPCM方式記録再生装置の記
録系ブロツク図を示す。第１図において、入力信
号はローパスフイルタ１により帯域制限された
後、Ａ／Ｄ変換器２によりデジタル信号に変換さ
れる。一方、本例では記録媒体がビデオ信号であ
る為、Ａ／Ｄ変換されたデジタル信号列をTV同
期信号上に重ねる必要がある。この時メモリ３に
入力される信号は途切れることなく順次一定に流
れており、Ａ／Ｄ変換器のクロツクに同期して入
力され、一方メモリ３から出力すべき信号はTV
信号の輝度信号エリアのみにデータを重畳するこ
とから間欠（バースト）信号列となり、かつTV
の基本クロツクに同期して出力する必要がある。
しかし両者は非同期である為、この調整回路とし
て一般にバツフアメモリ（RAM）が使用され
る。即ちＡ／Ｄ変換された信号は、Ａ／Ｄ変換の
クロツクに同期してメモリ上に順次書込まれる。
一方この書込まれたデータは、TV同期信号に同
期したクロツクで順次読み出す必要があり、メモ
リの書き込み用アドレス回路（書き込みカウン
タ）と、メモリの読み出し用アドレス回路（読み
出しカウンタ）が備えられている。そしてメモリ
出力される並列データはＰ／Ｓ変換器４で直列デ
ータに変換されTV同期信号上に輝度信号として
重ねられビデオアンプ５からビデオ信号としてビ
デオレコーダ６に記録される。

本発明は、上記メモリのアドレス回路に関する
もので、従来の上記メモリのアドレス方法として
は、書き込み時はＡ／Ｄ変換器に同期したクロツ
クでアドレスカウンタを動作させ、このカウンタ
出力を書き込み時のアドレスとし、読出し時は
TV信号に同期したクロツクでアドレスカウンタ
を動作させ、このカウンタ出力を読出し時のアド
レスとしてメモリのアクセスを行なつていた。そ
して、Ａ／Ｄされたデータをインターリブ（デー
タの分散記録）処理する為と、前記非同期データ
処理の為にバツフアメモリを備え、書き込みと読
み出しのアドレスには一定差を設けて書き込んで
から読み出すことで信号の欠落をなくしていた。
以上は定常時の動作であり、書き込み、読み出し
の順序さえ守られれば不都合な点はなかつた。

ところが電源投入時等を考えると、アドレス用
のカウンタの状態が規定されない為、（電源オン
時はカウンタの値が不定となる為）書き込み、読
み出しのアドレスの順序が狂う場合が考えられ、
そうなると信号が正しく記録できなくなる為、何
らかの対応が必要である。又、外来ノイズ等によ
りアドレスカウンタの値が大巾にずれ込んだ場合
等にも、そのまま放置しておけば、メモリ容量が
不足し、書き込み読み出しの順序が狂う為、何ら
かの対応策が要求される。

したがつて本発明の目的は、Ａ／Ｄ変換信号を
TV信号に変換する為のメモリのアドレスが電源
投入時等に不安定になる事を防ぐメモリのアドレ
ス回路を提供することにある。

このため本発明はTV同期信号の2V（2x垂直同
期区間）毎に、書き込み側アドレスカウンタにロ
ードパルスを与え、このパルスにより2V区間毎
に読み出し側のアドレスカウンタの値が書き込み
側アドレスカウンタに設定される為、ロードパル
スが与えられた後は読み出し側アドレスカウンタ
と書き込み側アドレスカウンタの値は同じとな
る。

このままでは同一アドレスに書き込み、読み出
しが行われる為、書き込み後読み出しの順序が守
れないので、例えば書き込み側アドレスに一定値
を加算する事により、書き込み、読み出しの順序
を得ることにある。

第２図は本発明の実施例を示す。第２図におい
て、７はTV信号に同期した読み出し側のアドレ
スを与えるアドレスカウンタ、８はＡ／Ｄ変換器
のクロツクに同期した書き込み側のアドレスを与
えるアドレスカウンタ、９は書き込みと読み出し
のアドレスの選択をするマルチプレクサ回路、１
０は書き込み側アドレスに一定値を加算する為の
一定データを与えるROM回路、１１はROM回
路１０の値を書き込み側アドレスに加える加算回
路、１２はメモリ本体（RAM）である。ここで
７はTV同期信号を基準としたクロツク１３を入
力として働くカウンタであり、８はＡ／Ｄ変換器
のクロツク１４と同期して働くバイナリーカウン
タで、各々読み出し側メモリのアドレス、書き込
み側メモリのアドレスを設定し、読み出しアドレ
スカウンタ７の出力は書き込みアドレスカウンタ
８のデータロード端へ接続される。

両者のカウンタの出力は両アドレスを選択する
マルチプレクサ回路９に加えられた後、書き込み
アドレスには一定値を加算し（書き込み後読み出
しの為）、読み出し側アドレスにはインターリー
ブ値を加算する為に（工業会規格により各データ
間にインチーリーブを施こす為）加算回路１１に
供給される。この加算回路１１の一方にはROM
回路１０よりROMデータが与えられて、書き込
み、読み出し各々のアドレスに最適なデータが加
算される。この加算回路１１の出力がメモリ１２
のアドレスとなる。ところで前記民生用PCMエ
ンコーダ・デコーダの規格に従うと、バツフア
RAMに書き込むデータアドレスと同じく読み出
そうとするデータアドレスの相対関係（距離）は
テレビジヨン信号垂直同期の２倍の周期（2V）
ごとに一致する関係にある。よつて周期（2V）
ごとに読み出しアドレスと書き込みアドレスを予
め定めた差（距離）に強制的にセツトすることが
可能である。１５は2V毎（２垂直区間毎）に１
つ発生するロードパルスであり、このパルスを書
き込みアドレスカウンタ８のロード端子に加え
る。書き込みアドレスカウンタ８はロード端子に
パルス１５が入力されると、その時点には入力デ
ータ（読み出しアドレスカウンタ７の出力アドレ
スカウンタ値）がこのカウンタ８にセツトされ、
その後はセツトされた値よりカウントを始めるカ
ウンタである。従つて書き込みアドレスカウンタ
８はロードパルス１５が与えられた後は読み出し
アドレスカウンタ７と同一値となりカウントを始
める。この時の書き込みアドレス、読み出しアド
レスはアドレスカウンタの値が同一である為、
ROM回路１０による差で動作する事になる為、
メモリ１２に入力されるアドレスにおいて、書き
込みと読み出しのメモリが重なる事がない。なお
１６は読み出し／書き込み切替信号である。また
第２図実施例では読み出しアドレスカウンタ７の
出力値を書き込みアドレスカウンタ８にロードす
る方式であるが、書き込みアドレスカウンタ８の
出力値を読み出しアドレスカウンタ７にロードす
る方式でもかまわない。

このように本発明は2V（２垂直同期区間）毎に
書き込み用のアドレスカウンタに読み出し側アド
レスカウンタの値をロードする事により、必ず書
き込み後読み出しの順序を守れる事及びロードを
Ｖ区間に行う毎により読み出しデータには影響を
与えない（Ｖ区間には信号を読み出さない為）の
で、電源オン等にカウンタの値が不安定になるこ
とがなく、したがつて常に正しい信号を記録する
ことができるものである。

【図面の簡単な説明】

第１図はPCM方式記録再生装置の記録回路の
ブロツク図、第２図は本発明の実施例のブロツク
図である。 ７……読み出しアドレスカウンタ、８……書き
込みアドレスカウンタ、１５……ロードパルス。

Claims (1)

【特許請求の範囲】
1. １ バツフアメモリのデータ書き込みタイミング
   とデータ読み出しタイミングが非同期であつて、
   書き込みアドレス値と、読み出しアドレス値の関
   係（距離）が一定周期で一致するメモリ回路にお
   いて、データ読み出し用の第１のクロツクを入力
   とする読み出しアドレスカウンタと、前記第１の
   クロツクとは非同期でデータ書き込みア用の第２
   のクロツクを入力とする書き込みアドレスカウン
   タとによりメモリを制御し、前記読み出しアドレ
   スカウンタの出力を前記書き込みアドレスカウン
   タのデータロード端子へ、または前記書き込みア
   ドレスカウンタの出力を前記読み出しアドレスカ
   ウンタのデータロード端子へ接続し、周期的にア
   ドレス出力を転送することを特徴とするメモリの
   アドレス回路。