JP3123134B2 - 画像縮小装置 - Google Patents
画像縮小装置Info
- Publication number
- JP3123134B2 JP3123134B2 JP03195164A JP19516491A JP3123134B2 JP 3123134 B2 JP3123134 B2 JP 3123134B2 JP 03195164 A JP03195164 A JP 03195164A JP 19516491 A JP19516491 A JP 19516491A JP 3123134 B2 JP3123134 B2 JP 3123134B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image data
- image
- signal
- missing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012935 Averaging Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/403—Edge-driven scaling; Edge-based scaling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
- H04N7/122—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Signal Processing For Recording (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明は画像縮小装置に係わり、
特に、画像の特殊効果として画像を縮小するに好適な画
像縮小装置に関する。
特に、画像の特殊効果として画像を縮小するに好適な画
像縮小装置に関する。
【０００２】
【従来の技術】従来、この種の画像縮小装置において
は、特定の縮小率を予め設定し、設定された縮小率に応
じて画像平均のいずれを選択するかを決めておき、決定
された画像を指定のクロックによってメモリに書き込む
方法が採用されていた。このような方法を採用すること
により、メモリから読み出された画像を縮小した状態で
表示することができる。
は、特定の縮小率を予め設定し、設定された縮小率に応
じて画像平均のいずれを選択するかを決めておき、決定
された画像を指定のクロックによってメモリに書き込む
方法が採用されていた。このような方法を採用すること
により、メモリから読み出された画像を縮小した状態で
表示することができる。
【０００３】
【発明が解決しようとする課題】しかし、従来の画像縮
小装置では、縮小率に応じた数だけ平均化回路が必要で
あると共に、画像データをメモリに格納するのに、書込
みクロックとして縮小率に応じたクロックが必要であ
る。このため画像を連続的に縮小する場合、回路構成が
複雑になるという問題がある。本発明はこのような従来
の問題を解決するものであり、簡単な回路構成によって
画像を連続的に縮小することができる画像縮小装置を提
供することを目的とするものである。
小装置では、縮小率に応じた数だけ平均化回路が必要で
あると共に、画像データをメモリに格納するのに、書込
みクロックとして縮小率に応じたクロックが必要であ
る。このため画像を連続的に縮小する場合、回路構成が
複雑になるという問題がある。本発明はこのような従来
の問題を解決するものであり、簡単な回路構成によって
画像を連続的に縮小することができる画像縮小装置を提
供することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するために、画像信号を書込みクロックに同期させて画
像データに変換するアナログ−ディジタル変換手段と、
縮小率データに応じて書込みクロックを欠落させる欠落
手段と、欠落した書込みクロックに応じて画像データを
平均化する平均化手段と、欠落した書込みクロックに従
った書込み指令を出力する書込み手段と、平均化手段の
出力データを書込み指令により記憶する記憶手段と、記
憶手段に記憶された画像データを読み出す読み出し手段
と、読み出し手段により読み出された画像データをアナ
ログ信号に変換するディジタル−アナログ変換手段とを
備えている画像縮小装置を構成したものである。
するために、画像信号を書込みクロックに同期させて画
像データに変換するアナログ−ディジタル変換手段と、
縮小率データに応じて書込みクロックを欠落させる欠落
手段と、欠落した書込みクロックに応じて画像データを
平均化する平均化手段と、欠落した書込みクロックに従
った書込み指令を出力する書込み手段と、平均化手段の
出力データを書込み指令により記憶する記憶手段と、記
憶手段に記憶された画像データを読み出す読み出し手段
と、読み出し手段により読み出された画像データをアナ
ログ信号に変換するディジタル−アナログ変換手段とを
備えている画像縮小装置を構成したものである。
【０００５】
【作用】従って、本発明によれば、指定の縮小率を設定
すると、縮小率データに応じた書込みクロックが発生
し、欠落した書込みクロックを基に画像データの平均化
処理が行われる。欠落した書込みクロックに従って画像
データが平均化されると、この平均化された画像データ
が順次メモリに記憶される。そしてメモリに記憶された
画像データを基に画像を形成すると共に縮小されたとき
の画像エッジの不連続さが目立たなくなる。
すると、縮小率データに応じた書込みクロックが発生
し、欠落した書込みクロックを基に画像データの平均化
処理が行われる。欠落した書込みクロックに従って画像
データが平均化されると、この平均化された画像データ
が順次メモリに記憶される。そしてメモリに記憶された
画像データを基に画像を形成すると共に縮小されたとき
の画像エッジの不連続さが目立たなくなる。
【０００６】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【０００７】図１は本発明の一実施例の構成を示すもの
である。図１において、画像縮小装置はＡ／Ｄコンバー
タ１、平均化回路２、欠落回路３、書込み回路４、メモ
リ５、読み出し回路６、Ｄ／Ａコンバータ７を備えて構
成されている。Ａ／Ｄコンバータ１は画像信号を書込み
クロックに同期させて画像データに変換するアナログ−
ディジタル変換手段として構成されており、変換した画
像データを平均化回路２へ出力するようになっている。
平均化回路２は遅延回路１１，１２，１３、フルアダー
１４，１５，１６、スイッチ１７、欠落信号検出回路１
８を備えて構成されている。遅延回路１１，１２，１３
は画像データを順次一定時間（例えば１水平期間）遅延
するようになっており、フルアダー１４，１５，１６は
画像データを加算及びビットシフトによる１／２倍の演
算により平均し、平均した画像データを順次出力するよ
うになっている。欠落信号検出回路１８は遅延回路とデ
コーダを備え、書込みクロックと欠落回路３からの欠落
信号を入力して欠落信号がどれくらい連続しているかを
検出し、検出出力をスイッチ１７へ出力するようになっ
ている。スイッチ１７は欠落信号検出回路１８からの信
号にしたがって、Ａ／Ｄコンバータ１、フルアダー１
４、フルアダー１６のうちいずれかの画像データを選択
し、選択した画像データをメモリ５へ転送するようにな
っている。例えば、欠落信号が無い場合はＡ／Ｄコンバ
ータ１、欠落信号が１個若しくは２個連続している場合
はフルアダー１４、欠落信号が３個以上連続している場
合はフルアダー１６を選択すれば良い。
である。図１において、画像縮小装置はＡ／Ｄコンバー
タ１、平均化回路２、欠落回路３、書込み回路４、メモ
リ５、読み出し回路６、Ｄ／Ａコンバータ７を備えて構
成されている。Ａ／Ｄコンバータ１は画像信号を書込み
クロックに同期させて画像データに変換するアナログ−
ディジタル変換手段として構成されており、変換した画
像データを平均化回路２へ出力するようになっている。
平均化回路２は遅延回路１１，１２，１３、フルアダー
１４，１５，１６、スイッチ１７、欠落信号検出回路１
８を備えて構成されている。遅延回路１１，１２，１３
は画像データを順次一定時間（例えば１水平期間）遅延
するようになっており、フルアダー１４，１５，１６は
画像データを加算及びビットシフトによる１／２倍の演
算により平均し、平均した画像データを順次出力するよ
うになっている。欠落信号検出回路１８は遅延回路とデ
コーダを備え、書込みクロックと欠落回路３からの欠落
信号を入力して欠落信号がどれくらい連続しているかを
検出し、検出出力をスイッチ１７へ出力するようになっ
ている。スイッチ１７は欠落信号検出回路１８からの信
号にしたがって、Ａ／Ｄコンバータ１、フルアダー１
４、フルアダー１６のうちいずれかの画像データを選択
し、選択した画像データをメモリ５へ転送するようにな
っている。例えば、欠落信号が無い場合はＡ／Ｄコンバ
ータ１、欠落信号が１個若しくは２個連続している場合
はフルアダー１４、欠落信号が３個以上連続している場
合はフルアダー１６を選択すれば良い。
【０００８】欠落回路３はバイナリーカウンタ２１、ア
ンド回路２２，２３，２４，２５，２６，２７、微分回
路２９、ＮＯＲ回路３０、アンド回路３１を備えてお
り、書込みクロックと縮小率データを基に欠落信号と欠
落クロックを生成するクロック欠落手段として構成され
ている。すなわちバイナリーカウンタ２１は書込みクロ
ックを分周し、分周した書込みクロックを各アンド回路
２２〜２７へ出力するようになっている。各アンド回路
２２〜２７には分周された書込みクロックと縮小率デー
タが入力されており、各アンド回路２２〜２７の出力が
微分回路２９に入力されている。微分回路２９は各アン
ド回路からの出力信号の立上りを検出し、検出した信号
をＮＯＲ回路３０へ出力するようになっている。このＮ
ＯＲ回路３０からは欠落情報として欠落信号が出力され
るようになっている。この欠落信号は欠落信号検出回路
１８に入力されると共にアンド回路３１に入力されてい
る。アンド回路３１は書込みクロックと欠落信号との論
理積にしたがった欠落クロックを書込み回路４へ出力す
るようになっている。
ンド回路２２，２３，２４，２５，２６，２７、微分回
路２９、ＮＯＲ回路３０、アンド回路３１を備えてお
り、書込みクロックと縮小率データを基に欠落信号と欠
落クロックを生成するクロック欠落手段として構成され
ている。すなわちバイナリーカウンタ２１は書込みクロ
ックを分周し、分周した書込みクロックを各アンド回路
２２〜２７へ出力するようになっている。各アンド回路
２２〜２７には分周された書込みクロックと縮小率デー
タが入力されており、各アンド回路２２〜２７の出力が
微分回路２９に入力されている。微分回路２９は各アン
ド回路からの出力信号の立上りを検出し、検出した信号
をＮＯＲ回路３０へ出力するようになっている。このＮ
ＯＲ回路３０からは欠落情報として欠落信号が出力され
るようになっている。この欠落信号は欠落信号検出回路
１８に入力されると共にアンド回路３１に入力されてい
る。アンド回路３１は書込みクロックと欠落信号との論
理積にしたがった欠落クロックを書込み回路４へ出力す
るようになっている。
【０００９】書込み回路４は欠落した書込みクロックに
従って書込み指令を出力する書込み手段として構成され
ており、書込み指令がメモリ５に入力されると、画像デ
ータが順次メモリ５の指定のエリアに格納される。読み
出し回路６はメモリ５に格納された画像データを読み出
す読み出し手段として構成されており、読み出し回路６
によって読み出された画像データはＡ／Ｄコンバータ７
へ転送されてアナログ信号に変換される。
従って書込み指令を出力する書込み手段として構成され
ており、書込み指令がメモリ５に入力されると、画像デ
ータが順次メモリ５の指定のエリアに格納される。読み
出し回路６はメモリ５に格納された画像データを読み出
す読み出し手段として構成されており、読み出し回路６
によって読み出された画像データはＡ／Ｄコンバータ７
へ転送されてアナログ信号に変換される。
【００１０】ここで、バイナリーカウンタ２１は画像の
水平方向又は垂直方向でリセットされ、バイナリーコー
ドをカウントアップするようになっている。このバイナ
リーコードと縮小率データとの論理積を求め、さらにバ
イナリーカウンタ２１の上位ビットと縮小率データの下
位ビット、バイナリーカウンタ２１の下位ビットと縮小
率データの上位ビットとの論理積を求めるように構成す
ると、６ビット構成で６４クロック中に縮小率データの
数だけクロックを欠落させるパルスをＮＯＲ回路３０か
ら出力させることができる。そして欠落した書込みクロ
ックに従って画像データの平均化処理が平均化回路２で
行われると、縮小率データに対応したクロックと画像平
均が得られ、自然でかつ連続的な縮小画像が得られるこ
とになる。
水平方向又は垂直方向でリセットされ、バイナリーコー
ドをカウントアップするようになっている。このバイナ
リーコードと縮小率データとの論理積を求め、さらにバ
イナリーカウンタ２１の上位ビットと縮小率データの下
位ビット、バイナリーカウンタ２１の下位ビットと縮小
率データの上位ビットとの論理積を求めるように構成す
ると、６ビット構成で６４クロック中に縮小率データの
数だけクロックを欠落させるパルスをＮＯＲ回路３０か
ら出力させることができる。そして欠落した書込みクロ
ックに従って画像データの平均化処理が平均化回路２で
行われると、縮小率データに対応したクロックと画像平
均が得られ、自然でかつ連続的な縮小画像が得られるこ
とになる。
【００１１】本実施例では、縮小率データ６ビット、カ
ウンタ６ビットの構成のものについて示しているが、縮
小率及びカウンタのビット数は任意でも構成することが
できる。また平均化回路２として３種類の要素で構成し
ているものを示しているが、平均の種類を多くすること
も可能である。
ウンタ６ビットの構成のものについて示しているが、縮
小率及びカウンタのビット数は任意でも構成することが
できる。また平均化回路２として３種類の要素で構成し
ているものを示しているが、平均の種類を多くすること
も可能である。
【００１２】
【発明の効果】本発明は上記実施例より明らかなよう
に、画像信号をディジタルデータに変換し、ディジタル
処理によって縮小された画像データを生成するようにし
ており、特に、画像データを平均化する回路が、除算器
の代わりにビットシフトで実現できるため、回路構成の
簡素化を図ることができる。
に、画像信号をディジタルデータに変換し、ディジタル
処理によって縮小された画像データを生成するようにし
ており、特に、画像データを平均化する回路が、除算器
の代わりにビットシフトで実現できるため、回路構成の
簡素化を図ることができる。
【図１】 本発明の一実施例における画像縮小装置のブ
ロック構成図
ロック構成図
１ Ａ／Ｄコンバータ ２ 平均化回路 ３ クロック欠落回路 ４ 書込み回路 ５ メモリ ６ 読み出し回路 ７ Ｄ／Ａコンバータ １１，１２，１３ 遅延回路 １４，１５，１６ フルアダー １７ スイッチ １８ 欠落信号検出回路 ２１ バイナリーカウンタ ２２，２３，２４，２５，２６，２７ アンド回路 ２９ 微分回路 ３０ ＮＯＲ回路 ３１ アンド回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/38 - 1/393 G06T 3/40
Claims (1)
- 【請求項１】 画像信号を書込みクロックに同期させて
画像データに変換するアナログ−ディジタル変換手段
と、縮小率データに応じて書込みクロックを欠落させる
クロック欠落手段と、欠落した書込みクロックに応じて
画像データを平均化する平均化手段と、欠落した書込み
クロックに従った書込み指令を出力する書込み手段と、
平均化手段の出力データを書込み指令により記憶する記
憶手段と、記憶手段に記憶された画像データを読み出す
読み出し手段と、読み出し手段により読み出された画像
データをアナログ信号に変換するディジタル−アナログ
変換手段とを備え、前記平均化手段が、前記画像データ
を遅延させる第１の遅延回路と、前記第１の遅延回路の
出力信号を遅延させる第２の遅延回路と、前記第２の遅
延回路の出力信号を遅延させる第３の遅延回路と、前記
画像データと前記第１の遅延回路の出力信号とを平均す
る第１のフルアダーと、前記第２の遅延回路の出力信号
と前記第３の遅延回路の出力信号とを平均する第２のフ
ルアダーと、前記欠落した書込みクロックに応じて前記
画像データと前記第１のフルアダーの出力信号と前記第
２のフルアダーの出力信号のうちいずれかを選択するス
イッチとを含むことを特徴とする画像縮小装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03195164A JP3123134B2 (ja) | 1991-08-05 | 1991-08-05 | 画像縮小装置 |
| US07/920,681 US5285281A (en) | 1991-08-05 | 1992-07-28 | Image processing apparatus for compressing image data at a selected compression rate |
| DE69223699T DE69223699T2 (de) | 1991-08-05 | 1992-08-03 | Bildkompressionsvorrichtung |
| EP92307046A EP0527023B1 (en) | 1991-08-05 | 1992-08-03 | Pictorial image compression device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03195164A JP3123134B2 (ja) | 1991-08-05 | 1991-08-05 | 画像縮小装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541794A JPH0541794A (ja) | 1993-02-19 |
| JP3123134B2 true JP3123134B2 (ja) | 2001-01-09 |
Family
ID=16336497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03195164A Expired - Fee Related JP3123134B2 (ja) | 1991-08-05 | 1991-08-05 | 画像縮小装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5285281A (ja) |
| EP (1) | EP0527023B1 (ja) |
| JP (1) | JP3123134B2 (ja) |
| DE (1) | DE69223699T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2732772B2 (ja) * | 1992-05-19 | 1998-03-30 | 松下電器産業株式会社 | デジタル信号処理回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2172167B (en) * | 1985-03-07 | 1988-06-15 | Sony Corp | Video signal processing |
| US4729012A (en) * | 1985-08-30 | 1988-03-01 | Rca Corporation | Dual mode television receiver for displaying wide screen and standard aspect ratio video signals |
| US4694337A (en) * | 1986-01-23 | 1987-09-15 | Princeton Electronics Products, Inc. | Video line rate converter |
| US5029017A (en) * | 1986-10-08 | 1991-07-02 | Konishiroku Photo Industry Co., Ltd. | Image processing apparatus capable of enlarging/reducing apparatus |
| JP2767933B2 (ja) * | 1989-11-14 | 1998-06-25 | ソニー株式会社 | 画素数変換回路 |
-
1991
- 1991-08-05 JP JP03195164A patent/JP3123134B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-28 US US07/920,681 patent/US5285281A/en not_active Expired - Lifetime
- 1992-08-03 DE DE69223699T patent/DE69223699T2/de not_active Expired - Fee Related
- 1992-08-03 EP EP92307046A patent/EP0527023B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0527023A2 (en) | 1993-02-10 |
| US5285281A (en) | 1994-02-08 |
| DE69223699T2 (de) | 1998-07-16 |
| EP0527023A3 (ja) | 1994-04-13 |
| EP0527023B1 (en) | 1997-12-29 |
| JPH0541794A (ja) | 1993-02-19 |
| DE69223699D1 (de) | 1998-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| JPH0216881A (ja) | スーパーインポーズ装置 | |
| KR0161807B1 (ko) | 타임코드 생성회로 | |
| JP3123134B2 (ja) | 画像縮小装置 | |
| US4518996A (en) | Synchronization system that uses all valid signals | |
| US4953034A (en) | Signal regeneration processor with function of dropout correction | |
| JP3350982B2 (ja) | 画像縮小装置 | |
| US5608466A (en) | Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal | |
| US4937668A (en) | Method and apparatus for transmitting video information | |
| EP0602896A2 (en) | Digital video cassette recorder | |
| JP3646839B2 (ja) | デジタルオシロスコープ | |
| JPS62102686A (ja) | デイジタルの閾値検出回路 | |
| JPH0585982B2 (ja) | ||
| JP2553730B2 (ja) | データ書き込み装置 | |
| JP2530728B2 (ja) | 復号化装置 | |
| KR870003924Y1 (ko) | Vdp에서 정보 신호 선택회로 | |
| JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
| JPH0232702B2 (ja) | ||
| JPS6251029B2 (ja) | ||
| JP2760078B2 (ja) | データ処理装置 | |
| JP3401334B2 (ja) | 画像信号入出力装置 | |
| JPH0667996A (ja) | 誤動作検出機能付き速度変換回路 | |
| JPS63182982A (ja) | ドロツプアウト補償装置 | |
| JPS6130344B2 (ja) | ||
| JP2002034002A (ja) | 映像同期化方法及び記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |