JPS5839329A - 文字列訂正装置 - Google Patents
文字列訂正装置Info
- Publication number
- JPS5839329A JPS5839329A JP56136115A JP13611581A JPS5839329A JP S5839329 A JPS5839329 A JP S5839329A JP 56136115 A JP56136115 A JP 56136115A JP 13611581 A JP13611581 A JP 13611581A JP S5839329 A JPS5839329 A JP S5839329A
- Authority
- JP
- Japan
- Prior art keywords
- character string
- storage device
- character
- address
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/10—Text processing
- G06F40/12—Use of codes for handling textual entities
- G06F40/126—Character encoding
- G06F40/129—Handling non-Latin characters, e.g. kana-to-kanji conversion
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J5/00—Devices or arrangements for controlling character selection
- B41J5/30—Character or syllable selection controlled by recorded information
- B41J5/44—Character or syllable selection controlled by recorded information characterised by storage of recorded information
- B41J5/46—Character or syllable selection controlled by recorded information characterised by storage of recorded information on internal storages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/10—Text processing
- G06F40/166—Editing, e.g. inserting or deleting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Document Processing Apparatus (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は文字列訂正装置、特ζ二文字列記憶装置を備え
た電子タイプライタなどの電子機器に用いられる文字列
訂正装置に関する。
た電子タイプライタなどの電子機器に用いられる文字列
訂正装置に関する。
最近、タイプライタは電子化され、このような電子式タ
イプライタでは機械式タイプライタのキーボードやプリ
ンタ部（−関する制御が電子化され、それ（−より機械
式タイプライタ（二おける種々の欠点が排除され、比較
的良好なキー押下時の感触が得られ、さら（二多種の機
能が実現されている。
イプライタでは機械式タイプライタのキーボードやプリ
ンタ部（−関する制御が電子化され、それ（−より機械
式タイプライタ（二おける種々の欠点が排除され、比較
的良好なキー押下時の感触が得られ、さら（二多種の機
能が実現されている。
一方、このような電子タイプライタ（二は種々の７４
− ρ 機能を実行するために記憶装置が用いられており、この
記憶装置における記憶素子の高集積度のものが実現され
フロッピーディスクのような外部記憶装置を用いなくて
も低価格で比較的容量の大きい不揮発性の記憶装置が利
用でき、これを文字列の記憶（−用いている。これら文
字列記憶装置を備えたタイプライタでは、文章或いは良
く使用する慣用句、単語、住所等をそれぞれ（二対応す
る１文字或いは複数文字で構成された見出しを与え、そ
れによりタイプライタ内部の記憶装置（二複数の種類の
登録を行なっている。一方、記憶装置（二登録された文
字列を呼び出しそれを印字することもできるよう（二な
っており、非常に有用な電子式タイプライタが提供され
ている。
− ρ 機能を実行するために記憶装置が用いられており、この
記憶装置における記憶素子の高集積度のものが実現され
フロッピーディスクのような外部記憶装置を用いなくて
も低価格で比較的容量の大きい不揮発性の記憶装置が利
用でき、これを文字列の記憶（−用いている。これら文
字列記憶装置を備えたタイプライタでは、文章或いは良
く使用する慣用句、単語、住所等をそれぞれ（二対応す
る１文字或いは複数文字で構成された見出しを与え、そ
れによりタイプライタ内部の記憶装置（二複数の種類の
登録を行なっている。一方、記憶装置（二登録された文
字列を呼び出しそれを印字することもできるよう（二な
っており、非常に有用な電子式タイプライタが提供され
ている。
しかし、従来技術による電子タイプライタでは文字列の
訂正、すなわち挿入、削除などを可能ならしめるため（
二訂正対応文字列の長さを限定するか或いは訂正のため
の膨大な記憶装置が必要となるなどの欠点がある”。ま
た文字列記憶装置全部を操作者が使用することが難しい
などの難点がある。
訂正、すなわち挿入、削除などを可能ならしめるため（
二訂正対応文字列の長さを限定するか或いは訂正のため
の膨大な記憶装置が必要となるなどの欠点がある”。ま
た文字列記憶装置全部を操作者が使用することが難しい
などの難点がある。
例えば、第１図（二は従来の文字列記憶装置を備えたシ
ステムの構成がブロック図として概略図示されており、
同図（二おいて文字列記憶装置１ならびに文字列訂正用
バッファ２はそれぞれ読み書きのタイミングを決定する
信号線Ｃ８ならびにアト。
ステムの構成がブロック図として概略図示されており、
同図（二おいて文字列記憶装置１ならびに文字列訂正用
バッファ２はそれぞれ読み書きのタイミングを決定する
信号線Ｃ８ならびにアト。
レスデータバスＡＤＢと接続されており、信号線Ｃ８に
現れる読み書きのタイミング信号Ｆ二従ってアドレスデ
ータバスＡＤＢ ＋＝現れるアドレス（二それぞれ所定
のデータを読み書きしている。文字列記憶装置１は、第
２図（二図示されたよう（ユ内部（二４種のディレクト
リ部（見出し）、すなわちＤＩＲ（Ａ）、 ＤＩＲ（
Ｂ）、 ＤＩＲ（Ｃ）、 ＤＩＲ（Ｄ）とそのディレ
クトリ部（二対窓する文字列、’ＣＡ）、 （Ｂ＋、
（Ｃ１，（ＤＪから構成されており、各ディレクトリ部
、 例えばＤＩＲ（Ｂ）は第３図に図示したよう（二８
バイトから成る見出しくＩＤ）と２バイトから成る各文
字列に対する先頭アドレス（アドレス情報部ＡＤＨ）及
び２バイトから成る文字数を記憶した有効文字数情報部
（ＣＮＴ）から成っている。また、文字動乱（Ｂ）、
（Ｃ）、 Ｑ））は、文字ζ一対応したコード（例えば
、ＡＳＣＩＩコード）で構成された文字列であり、それ
ぞれの文字列の長さは可変（二構成されている。
現れる読み書きのタイミング信号Ｆ二従ってアドレスデ
ータバスＡＤＢ ＋＝現れるアドレス（二それぞれ所定
のデータを読み書きしている。文字列記憶装置１は、第
２図（二図示されたよう（ユ内部（二４種のディレクト
リ部（見出し）、すなわちＤＩＲ（Ａ）、 ＤＩＲ（
Ｂ）、 ＤＩＲ（Ｃ）、 ＤＩＲ（Ｄ）とそのディレ
クトリ部（二対窓する文字列、’ＣＡ）、 （Ｂ＋、
（Ｃ１，（ＤＪから構成されており、各ディレクトリ部
、 例えばＤＩＲ（Ｂ）は第３図に図示したよう（二８
バイトから成る見出しくＩＤ）と２バイトから成る各文
字列に対する先頭アドレス（アドレス情報部ＡＤＨ）及
び２バイトから成る文字数を記憶した有効文字数情報部
（ＣＮＴ）から成っている。また、文字動乱（Ｂ）、
（Ｃ）、 Ｑ））は、文字ζ一対応したコード（例えば
、ＡＳＣＩＩコード）で構成された文字列であり、それ
ぞれの文字列の長さは可変（二構成されている。
このような構成Ｃ二おいて、
文字列（Ｂｌを訂正（文字の挿入或いは削除）をしよう
とした場合、アドレスデータバス（ＡＤＢ ）を介して
文字列（Ｂ）の複写を文字列訂正用バッファ２（二置き
、この後、自由（二文字の挿入、削除を行ない、一連の
訂正操作が終了した時点で、文字列訂正用バッファ２よ
り、文字列記憶装置１の（Ｄ）の直後に複写を行なう。
とした場合、アドレスデータバス（ＡＤＢ ）を介して
文字列（Ｂ）の複写を文字列訂正用バッファ２（二置き
、この後、自由（二文字の挿入、削除を行ない、一連の
訂正操作が終了した時点で、文字列訂正用バッファ２よ
り、文字列記憶装置１の（Ｄ）の直後に複写を行なう。
従って、結果は第４図の如ぐ、第２図の（Ｂ）は無効文
字列（二なり、ＤＩＲ（Ｂ）はアドレスと文字数に関す
る情報だけが改められ新ＤＩＲ（Ｂ）ができる。
字列（二なり、ＤＩＲ（Ｂ）はアドレスと文字数に関す
る情報だけが改められ新ＤＩＲ（Ｂ）ができる。
すなわち、このようＣ−従来の文字列記憶制御方法を電
子タイプライタ（二連用すると、限られた領域しか備え
ることができず、文字列記憶装置を効率良く使用できな
いという欠点が生じる。また、前述したよう（二、無効
文字列が発生し、無効文字列を削除するための操作を後
で行なう必要性が発生したり、大きな領域の文字列訂正
用バッファが必要（二なるなどの欠点がある。すなわち
、扱う文字列（二対する挿入文字数は未定であり、かつ
文字列記憶装置の領域の大きさを考慮し、文字列記憶装
置の領域の大きさが許す限り挿入可能な大きさでなけれ
ばならないなどの欠点がある。
子タイプライタ（二連用すると、限られた領域しか備え
ることができず、文字列記憶装置を効率良く使用できな
いという欠点が生じる。また、前述したよう（二、無効
文字列が発生し、無効文字列を削除するための操作を後
で行なう必要性が発生したり、大きな領域の文字列訂正
用バッファが必要（二なるなどの欠点がある。すなわち
、扱う文字列（二対する挿入文字数は未定であり、かつ
文字列記憶装置の領域の大きさを考慮し、文字列記憶装
置の領域の大きさが許す限り挿入可能な大きさでなけれ
ばならないなどの欠点がある。
従って本発明はこのような従来の欠点を解消するもので
、簡単な方法で文字列の訂正を可能（−シた文字列訂正
装置を提供することを目的とする。
、簡単な方法で文字列の訂正を可能（−シた文字列訂正
装置を提供することを目的とする。
本発明はこの目的を達成するため（二、訂正を行なうと
き記憶装置内部の情報を再配置した後、記憶装置に訂正
を施す構成を採用した。
き記憶装置内部の情報を再配置した後、記憶装置に訂正
を施す構成を採用した。
以下、図面（−示す実施例Ｃ−基づいて、本発明の詳細
な説明する。
な説明する。
第５゛図（二は、本発明（＝よる文字列記憶装置の制御
を行なうためのシステムがブロック図として図示されて
いる。図中１０はマイクロプロセッサ（以下ＭＰＵとい
う）であり、システム全体の制御をつかさどる。１１は
固定記憶装置（以下ＲＯＭという）で、システ４ムの制
御を行なう制御手順（例えば後で説明する第７図に示す
プログラム）を制御コードの形で内蔵しており、ＭＰＵ
１０はＲＯＭ１１とデータバスを介して接続されてお
り、ＲＯＭ１１の内容を参照しながらシステムの制御を
行なうものである。１２はランダムアクセスメモリ（Ｒ
ＡＭという）であり、ＭＰＵｌ０のハードウェアスタッ
ク（システムの状態或いは一時的に用いられる記憶情報
を待機させる記憶部）などに用いられる。１３は第１図
の文字列記憶装置１と同様な文字列記憶装置であり、後
述する如く本発明Ｃ二よる制御が行なわれる。１４は文
字列転送用バッファであり、本実施例では５１２文字分
の領域の大きさを有し、処理時間は比較的短かいもので
、文字転送に用いられる１文字以上のバッファであれば
実現することができ、従って処理時間を無視すればＭＰ
Ｕｌ０内の内部レジスタでも転送用バッファとして用い
ることができる。１５はメモリアドレスレフーダであり
、ＭＰＵｌ０とアドレスバスＡＢと接続されていて、こ
のアドレスバスから得られるアドレスをデコードしてそ
れぞれＲＯＭＩ ｌ、 ＲＡＭ１２、文字列記憶装置１
，３２文字列転送用バッファ１４の選択を行ない、デー
タバスＤＢを介してＭＰＵｌ０との接続を行ないンステ
ムコントロールバスＳＣＢの制御Ｃ二よりシステム制御
のための読み書き信号の伝送、アドレス情報の伝送、各
デバイス間のデータ送受を行なうものである。
を行なうためのシステムがブロック図として図示されて
いる。図中１０はマイクロプロセッサ（以下ＭＰＵとい
う）であり、システム全体の制御をつかさどる。１１は
固定記憶装置（以下ＲＯＭという）で、システ４ムの制
御を行なう制御手順（例えば後で説明する第７図に示す
プログラム）を制御コードの形で内蔵しており、ＭＰＵ
１０はＲＯＭ１１とデータバスを介して接続されてお
り、ＲＯＭ１１の内容を参照しながらシステムの制御を
行なうものである。１２はランダムアクセスメモリ（Ｒ
ＡＭという）であり、ＭＰＵｌ０のハードウェアスタッ
ク（システムの状態或いは一時的に用いられる記憶情報
を待機させる記憶部）などに用いられる。１３は第１図
の文字列記憶装置１と同様な文字列記憶装置であり、後
述する如く本発明Ｃ二よる制御が行なわれる。１４は文
字列転送用バッファであり、本実施例では５１２文字分
の領域の大きさを有し、処理時間は比較的短かいもので
、文字転送に用いられる１文字以上のバッファであれば
実現することができ、従って処理時間を無視すればＭＰ
Ｕｌ０内の内部レジスタでも転送用バッファとして用い
ることができる。１５はメモリアドレスレフーダであり
、ＭＰＵｌ０とアドレスバスＡＢと接続されていて、こ
のアドレスバスから得られるアドレスをデコードしてそ
れぞれＲＯＭＩ ｌ、 ＲＡＭ１２、文字列記憶装置１
，３２文字列転送用バッファ１４の選択を行ない、デー
タバスＤＢを介してＭＰＵｌ０との接続を行ないンステ
ムコントロールバスＳＣＢの制御Ｃ二よりシステム制御
のための読み書き信号の伝送、アドレス情報の伝送、各
デバイス間のデータ送受を行なうものである。
上記のシステム構成にて、文字列記憶装置１３の内容が
第２図に示す状態にあるとき、文字列（Ｂ）に対して訂
正を加えようとするならば第６図に示す如き文字列（Ｂ
ｌを先頭より文字列転送用バッファ１４の領域の大きさ
の数だけ文字情報をデータバスＤＢを介して文字列転送
用バッファ１４ｉ二転送し、文字列記憶装置１３中、転
送済の部分の直後の文字列を転送済の部分の先頭にまで
押し上げ、文字列転送用バッファ１４の内容を文字列（
Ｄ）の直後へ転送する。これを文字列（Ａ）と文字列（
Ｃ）の間に文字列（Ｂ）の一部であっても存在しなくな
るまで連続させる。また最終的＋：ＤＩＲ（Ｂ）、
ＤＩＲ（ｃ）。
第２図に示す状態にあるとき、文字列（Ｂ）に対して訂
正を加えようとするならば第６図に示す如き文字列（Ｂ
ｌを先頭より文字列転送用バッファ１４の領域の大きさ
の数だけ文字情報をデータバスＤＢを介して文字列転送
用バッファ１４ｉ二転送し、文字列記憶装置１３中、転
送済の部分の直後の文字列を転送済の部分の先頭にまで
押し上げ、文字列転送用バッファ１４の内容を文字列（
Ｄ）の直後へ転送する。これを文字列（Ａ）と文字列（
Ｃ）の間に文字列（Ｂ）の一部であっても存在しなくな
るまで連続させる。また最終的＋：ＤＩＲ（Ｂ）、
ＤＩＲ（ｃ）。
ＤＩＲ（Ｄ）のアドレス情報部（ＡＤＨ）を、各々文字
列（Ｃ）２文字列（Ｄ）２文字列（Ｂ＞の先頭アドレス
に改める。従ってこの状態では文字列記憶装置内部での
論理矛盾は解消されている。この後、文字コードの挿入
があればＤＩＲ（Ｂ） （第３図参照）の文字数情報部
（ＣＮＴ）を１だけ増加し、削除があればｌだけ減する
と共に、文字列（Ｂ）（二対して挿入、削除を行なえば
良い。この場合Ｄ Ｉ Ｒ（Ｂ）のアドレス情報部と文
字数情報部を参照すること（二より、文字列ｆ８）の有
効文字情報が確定しているので不必要な無効情報を転送
しなくてもよい。従って比較的高速Ｃ二処理が行なえる
。
列（Ｃ）２文字列（Ｄ）２文字列（Ｂ＞の先頭アドレス
に改める。従ってこの状態では文字列記憶装置内部での
論理矛盾は解消されている。この後、文字コードの挿入
があればＤＩＲ（Ｂ） （第３図参照）の文字数情報部
（ＣＮＴ）を１だけ増加し、削除があればｌだけ減する
と共に、文字列（Ｂ）（二対して挿入、削除を行なえば
良い。この場合Ｄ Ｉ Ｒ（Ｂ）のアドレス情報部と文
字数情報部を参照すること（二より、文字列ｆ８）の有
効文字情報が確定しているので不必要な無効情報を転送
しなくてもよい。従って比較的高速Ｃ二処理が行なえる
。
す。まずステップＳ１において最初Ｃニランダムアクセ
スメモリ（ＲＡＭ）１２上にあるハードウェアスタック
≦二、次の記憶域を設ける。未転送文字数を示′ｆＲＭ
ｃＮＴ、 状態変化を起こす領域の最終アドレスＥＤＥ
ＤＲ，転送文字数を示ｊＴＣＮＴの４記憶域である。次
Ｃ−ステップＳ２においてＤ Ｉ Ｒ（Ｂ）ｔＤ ＣＮ
Ｔ ヲＲＭＣＮＴ ｔ＝、ＡＤＲを５ＴＡＤＲｉ＝転写
し、Ｄ Ｉ Ｒ（Ｄ）のＡＤＲとＣＡＴを加算した結果
をＥＤＡＤＨ（二記憶させる。ステップｓ３の判断は状
態変化を完了させたか否かの判断であり、必ずブロック
転送の直前で確認している。ＲＭＣＮＴ＝Ｏｉ二て完了
したことを確認する。ＲＭＣＮＴ＼０のとき、ブロック
転送が開始される。ステップＳ４の判断はＲＭＣＮＴ＜
５１２か否かが判断されている。
スメモリ（ＲＡＭ）１２上にあるハードウェアスタック
≦二、次の記憶域を設ける。未転送文字数を示′ｆＲＭ
ｃＮＴ、 状態変化を起こす領域の最終アドレスＥＤＥ
ＤＲ，転送文字数を示ｊＴＣＮＴの４記憶域である。次
Ｃ−ステップＳ２においてＤ Ｉ Ｒ（Ｂ）ｔＤ ＣＮ
Ｔ ヲＲＭＣＮＴ ｔ＝、ＡＤＲを５ＴＡＤＲｉ＝転写
し、Ｄ Ｉ Ｒ（Ｄ）のＡＤＲとＣＡＴを加算した結果
をＥＤＡＤＨ（二記憶させる。ステップｓ３の判断は状
態変化を完了させたか否かの判断であり、必ずブロック
転送の直前で確認している。ＲＭＣＮＴ＝Ｏｉ二て完了
したことを確認する。ＲＭＣＮＴ＼０のとき、ブロック
転送が開始される。ステップＳ４の判断はＲＭＣＮＴ＜
５１２か否かが判断されている。
ＲＭＣＮＴ＜５１２のときＴ ＣＮＴ ＝ ＲＭＣＮＴ
、 ＲＭＣＮＴ≧５１２のときＴＣＮＴ＝５１２ をセ
ットし、ステップＳ５ｉ二てＲＭＣＮＴはＲＭＣＮＴ
よりＴＣＮＴを減算したものが記憶される。このあとス
テップＳ６（こて文字列記憶装置１３中、５ＴＡＤＲの
示すアドレスより ＴＣＮＴ ＋−示されている文字数
だけ文字列（Ｂ）以下が転送用バッファ１４に転送され
、ステップＳ７で文字列記憶装置１３中５ＴＡＤＲとＴ
ＣＮＴを加算したアドレスからＥＤＡＤＨに示される文
字列が５ＴＡＤＲ１二示されるアドレス以下（二移動す
る。このあとステップＳ８でＴＢの内容はＥＤＡＤＲよ
りＴＣＮＴ分減算された結果の示すアドレス以下（二Ｔ
ＣＮＴに示される数：カ（け転送１か行なわれる。
、 ＲＭＣＮＴ≧５１２のときＴＣＮＴ＝５１２ をセ
ットし、ステップＳ５ｉ二てＲＭＣＮＴはＲＭＣＮＴ
よりＴＣＮＴを減算したものが記憶される。このあとス
テップＳ６（こて文字列記憶装置１３中、５ＴＡＤＲの
示すアドレスより ＴＣＮＴ ＋−示されている文字数
だけ文字列（Ｂ）以下が転送用バッファ１４に転送され
、ステップＳ７で文字列記憶装置１３中５ＴＡＤＲとＴ
ＣＮＴを加算したアドレスからＥＤＡＤＨに示される文
字列が５ＴＡＤＲ１二示されるアドレス以下（二移動す
る。このあとステップＳ８でＴＢの内容はＥＤＡＤＲよ
りＴＣＮＴ分減算された結果の示すアドレス以下（二Ｔ
ＣＮＴに示される数：カ（け転送１か行なわれる。
一方、ステップＳ３にてＲＭＣＮＴ＝０ の場合は完
了処理がなされ、ステップ５９，５１０にてＤＩＲ（Ｃ
）、 ＤＩＲ（Ｄ）、 ＤＩＲ（Ｂ）は処理され、第
６図（；示す状態を得る。なお図中ＦＬは文字列記憶装
置、子機器（二用いた場合、特（−大きな効果を得るこ
とができる。すなわち、電子タイプライタのような機器
で、容量的ζ−見て余裕のある記憶装置を付加すること
が難しいので本発明を適用すること（二よりハードウェ
アのコストを低減できるだけでなく、使用者は文字列記
憶装置の領域の大きさが許す限り無駄なく文字列記憶装
置を使いこなすことができ、また訂正終了時Ｃ二は無効
文字列の削除が不要になり、簡単で゛便利な制御が可能
（−なるなど種々の優れた効果が得られる。
了処理がなされ、ステップ５９，５１０にてＤＩＲ（Ｃ
）、 ＤＩＲ（Ｄ）、 ＤＩＲ（Ｂ）は処理され、第
６図（；示す状態を得る。なお図中ＦＬは文字列記憶装
置、子機器（二用いた場合、特（−大きな効果を得るこ
とができる。すなわち、電子タイプライタのような機器
で、容量的ζ−見て余裕のある記憶装置を付加すること
が難しいので本発明を適用すること（二よりハードウェ
アのコストを低減できるだけでなく、使用者は文字列記
憶装置の領域の大きさが許す限り無駄なく文字列記憶装
置を使いこなすことができ、また訂正終了時Ｃ二は無効
文字列の削除が不要になり、簡単で゛便利な制御が可能
（−なるなど種々の優れた効果が得られる。
第１図〜第４図は従来の方法を説明するもので、第１図
はシステムの構成を示したブロック図、第２図は文字列
記憶装置の構成を示した説明図、第３図はディレクトリ
部のビット構成を示した説明図、第４図は文字列を訂正
した場合の文字列記憶のシステムの構成を示したブロッ
ク図、第６図は訂正後の文字列記憶装置の構成を示した
説明図、第７図は文字列制御装置の訂正制御手順を示し
たフローチャート図である。 １０・・・ＭＰＵ １１・・・ＲＯＭ１２
・・・ＲＡＭ １３・・・文字列記憶装置
１４・・・文字列転送用バッファ １５・・・メモリアドレスデコーダ ＤＩＲ・・・ディレクトリ部 Ａ−Ｅ・・・文字列。 第３図 第４図 第６図 第５ｗＡ ！ 手続補正書彷史 昭和５７年 ２月 １日 特許庁長官殿 ■、事件の表示 昭和 ５６ 年 特許願 第 １３６１１’５ 号２
、発明の名称 文字列訂正装置 ３、補正をする者 事件との関係 特許出願人 名 称 （ｉｏｏ） キャノン株式会社４
、代理人 電話 ０３ （２６Ｂ）２４８１
（ｆ（Ｊ６、補正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 明細書第１１頁第３行目の１第８図」をＩｒ第７図」に
訂正する。
はシステムの構成を示したブロック図、第２図は文字列
記憶装置の構成を示した説明図、第３図はディレクトリ
部のビット構成を示した説明図、第４図は文字列を訂正
した場合の文字列記憶のシステムの構成を示したブロッ
ク図、第６図は訂正後の文字列記憶装置の構成を示した
説明図、第７図は文字列制御装置の訂正制御手順を示し
たフローチャート図である。 １０・・・ＭＰＵ １１・・・ＲＯＭ１２
・・・ＲＡＭ １３・・・文字列記憶装置
１４・・・文字列転送用バッファ １５・・・メモリアドレスデコーダ ＤＩＲ・・・ディレクトリ部 Ａ−Ｅ・・・文字列。 第３図 第４図 第６図 第５ｗＡ ！ 手続補正書彷史 昭和５７年 ２月 １日 特許庁長官殿 ■、事件の表示 昭和 ５６ 年 特許願 第 １３６１１’５ 号２
、発明の名称 文字列訂正装置 ３、補正をする者 事件との関係 特許出願人 名 称 （ｉｏｏ） キャノン株式会社４
、代理人 電話 ０３ （２６Ｂ）２４８１
（ｆ（Ｊ６、補正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 明細書第１１頁第３行目の１第８図」をＩｒ第７図」に
訂正する。
Claims (1)
- 文字列を記憶した記憶装置の内容に対し訂正制御を行な
う文字列訂正装置（二おいて、前記訂正を行うとき前記
記憶装置内部の情報を再配置した後、前記記憶装置（二
訂正を施す手段を備えたことを特徴とする文字列訂正装
置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136115A JPS5839329A (ja) | 1981-09-01 | 1981-09-01 | 文字列訂正装置 |
| CA000408224A CA1204215A (en) | 1981-09-01 | 1982-07-28 | Electronic equipment having a character sequence memory and a character display |
| AU86608/82A AU547181B2 (en) | 1981-09-01 | 1982-07-30 | Electronic typewriter with memory |
| GB08224513A GB2106290B (en) | 1981-09-01 | 1982-08-26 | Electronic equipment with character memory |
| DE3249674A DE3249674C2 (ja) | 1981-09-01 | 1982-08-30 | |
| DE19823232248 DE3232248A1 (de) | 1981-09-01 | 1982-08-30 | Elektronisches geraet mit einrichtungen zum speichern von zeichenfolgen und zur zeichenwiedergabe |
| US06/641,352 US4585360A (en) | 1981-09-01 | 1984-08-15 | Electronic equipment having a character sequence memory and a character display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136115A JPS5839329A (ja) | 1981-09-01 | 1981-09-01 | 文字列訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839329A true JPS5839329A (ja) | 1983-03-08 |
Family
ID=15167643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136115A Pending JPS5839329A (ja) | 1981-09-01 | 1981-09-01 | 文字列訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839329A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231659A (ja) * | 1983-06-14 | 1984-12-26 | Canon Inc | メモリ制御装置 |
| JPS6024683A (ja) * | 1983-07-21 | 1985-02-07 | Tokyo Electric Co Ltd | ラベルプリンタのｐｌｕ設定方法 |
| JPS6065354A (ja) * | 1983-09-19 | 1985-04-15 | Fujitsu Ltd | デ−タ格納方式 |
| JPS62212868A (ja) * | 1986-03-14 | 1987-09-18 | Usac Electronics Ind Co Ltd | 作業域制御方式 |
| JPS62298846A (ja) * | 1986-06-19 | 1987-12-25 | Casio Comput Co Ltd | メモリ管理装置 |
| JPS63245541A (ja) * | 1987-03-31 | 1988-10-12 | N J K:Kk | 連続記憶領域の管理方式 |
| JPH06318209A (ja) * | 1992-04-06 | 1994-11-15 | Sanyo Electric Co Ltd | ワ−ドプロセッサの文書編集方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116038A (en) * | 1976-03-25 | 1977-09-29 | Casio Comput Co Ltd | Program control system |
-
1981
- 1981-09-01 JP JP56136115A patent/JPS5839329A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116038A (en) * | 1976-03-25 | 1977-09-29 | Casio Comput Co Ltd | Program control system |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231659A (ja) * | 1983-06-14 | 1984-12-26 | Canon Inc | メモリ制御装置 |
| JPH0472256B2 (ja) * | 1983-06-14 | 1992-11-17 | Canon Kk | |
| JPS6024683A (ja) * | 1983-07-21 | 1985-02-07 | Tokyo Electric Co Ltd | ラベルプリンタのｐｌｕ設定方法 |
| JPS6065354A (ja) * | 1983-09-19 | 1985-04-15 | Fujitsu Ltd | デ−タ格納方式 |
| JPS62212868A (ja) * | 1986-03-14 | 1987-09-18 | Usac Electronics Ind Co Ltd | 作業域制御方式 |
| JPS62298846A (ja) * | 1986-06-19 | 1987-12-25 | Casio Comput Co Ltd | メモリ管理装置 |
| JPS63245541A (ja) * | 1987-03-31 | 1988-10-12 | N J K:Kk | 連続記憶領域の管理方式 |
| JPH06318209A (ja) * | 1992-04-06 | 1994-11-15 | Sanyo Electric Co Ltd | ワ−ドプロセッサの文書編集方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5822782B2 (ja) | パタ−ン類似度計算装置 | |
| JPS6038752B2 (ja) | テキスト・ストリ−ム変更方法 | |
| JPS5839329A (ja) | 文字列訂正装置 | |
| DE10262080B4 (de) | SMBus-Testgerät und zugehöriges Verfahren | |
| GB2143066A (en) | Memory control unit | |
| US4680699A (en) | Terminal control apparatus for parallel execution of data editing and data transmission/reception control | |
| JPS5842505B2 (ja) | 伝票フオ−マツト作成方式 | |
| JPS5839380A (ja) | 文字列制御装置 | |
| JPS6153732B2 (ja) | ||
| JPH03100751A (ja) | 入出力処理装置 | |
| JPS603035A (ja) | 記憶装置 | |
| JP3471384B2 (ja) | データ転送装置及びデータ転送処理方法 | |
| JP3069384B2 (ja) | 文書処理装置及び方法 | |
| JP2758768B2 (ja) | 二重化記憶装置 | |
| JPS5955528A (ja) | デ−タ転送方式 | |
| JPS6339065B2 (ja) | ||
| JPS63309466A (ja) | コードデータの出力方法 | |
| JP2574384B2 (ja) | データストリーム発生器 | |
| JPS6370665A (ja) | デ−タ通信方式 | |
| JPS6016948Y2 (ja) | セグメント形表示装置 | |
| JPS6167155A (ja) | ランダムフアイル・システム | |
| JPS6124093A (ja) | Ｐ−ｒｏｍライタ− | |
| JPH05151146A (ja) | Ｄｍａ転送方式 | |
| JPS62279445A (ja) | デ−タ転送装置 | |
| JPS61117970A (ja) | 画像デ−タ記憶メモリの制御方法 |