JPS5822782B2 - パタ−ン類似度計算装置 - Google Patents
パタ−ン類似度計算装置Info
- Publication number
- JPS5822782B2 JPS5822782B2 JP55031861A JP3186180A JPS5822782B2 JP S5822782 B2 JPS5822782 B2 JP S5822782B2 JP 55031861 A JP55031861 A JP 55031861A JP 3186180 A JP3186180 A JP 3186180A JP S5822782 B2 JPS5822782 B2 JP S5822782B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- stored
- address
- similarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Character Discrimination (AREA)
Description
【発明の詳細な説明】
この発明は、たとえば文字読取装置において複、′数の
数字あるいは英字などのパターンの類似度計算を行なう
パターン類似度計算装置に関する。
数字あるいは英字などのパターンの類似度計算を行なう
パターン類似度計算装置に関する。
一般に、たとえば光学式文字読取装置においては、帳票
上の数字あるいは英字などを光学的に読取り、その読取
ったデータを文字パターンの形に。
上の数字あるいは英字などを光学的に読取り、その読取
ったデータを文字パターンの形に。
変換し、この文字パターンと辞書に記憶されている標準
パターンとの類似度をパターン類似度計算装置で計算す
ることにより、その計算結果のうちで最も類似度の高い
標準パターンを認識結果として出力するようになってい
る。
パターンとの類似度をパターン類似度計算装置で計算す
ることにより、その計算結果のうちで最も類似度の高い
標準パターンを認識結果として出力するようになってい
る。
しかしながら、このような文字読取装置における従来の
パターン類似度計算装置は、１つの回路で１文字ずつ（
各桁ごと）順次類似度計算を行う方式であったため、処
理速度が著しく遅くなってしまう。
パターン類似度計算装置は、１つの回路で１文字ずつ（
各桁ごと）順次類似度計算を行う方式であったため、処
理速度が著しく遅くなってしまう。
これは文字数が増加するほど顕著となる。
この発明は上記事情に鑑みてなされたもので、その目的
とするところは、類似度計算を行う複数のパターンをそ
れぞれ記憶し、その記憶したパターンとあらかじめ用意
された複数の標準パターンとによりその各標準パターン
に対する類似度を計算する複数の演算回路を設け、この
各演算回路を同時に作動させることにより各パターンの
類似度計算を同時に行うように構成することにより、処
理速度を著しく速くすることができるパターン類似度計
算装置を提供することにある。
とするところは、類似度計算を行う複数のパターンをそ
れぞれ記憶し、その記憶したパターンとあらかじめ用意
された複数の標準パターンとによりその各標準パターン
に対する類似度を計算する複数の演算回路を設け、この
各演算回路を同時に作動させることにより各パターンの
類似度計算を同時に行うように構成することにより、処
理速度を著しく速くすることができるパターン類似度計
算装置を提供することにある。
以下、この発明の一実施例について図面を参照して説明
する。
する。
図面において、データレジスタ１はデータバス２から供
給される文字パターンつまりサンプルパターンの各ビッ
ト列ごとのデータあるいはアドレス指定データを記憶し
たり、後述する演算回路１１１・・・・・・１１ｎ内の
メモリ１２１．・・・・・・１２ｎから供給される演算
結果を記憶したり、あるいは後述する辞書６から供給さ
れる標準文字を示すデータ、および標準文字に対する複
数の標準パターンにおける各ビット列ごとのデータを記
憶するものである。
給される文字パターンつまりサンプルパターンの各ビッ
ト列ごとのデータあるいはアドレス指定データを記憶し
たり、後述する演算回路１１１・・・・・・１１ｎ内の
メモリ１２１．・・・・・・１２ｎから供給される演算
結果を記憶したり、あるいは後述する辞書６から供給さ
れる標準文字を示すデータ、および標準文字に対する複
数の標準パターンにおける各ビット列ごとのデータを記
憶するものである。
上記データレジスタ１に記憶されたアドレス指定データ
は辞書アドレスカウンタ３に供給される。
は辞書アドレスカウンタ３に供給される。
この辞書アドレスカウンタ３は、後述する演算回路１１
、・・・・・・１１ｎでの演算終了時データレジスタ１
から供給されるアドレス指定データつ；まり初期アドレ
スが設定され、その後データレジスタ１から標準文字を
示すデータおよびこの標準文字に対する複数の標準パタ
ーンにおける各ビット列ごとのデータが出力されるごと
にカウントアツプされるようになっている。
、・・・・・・１１ｎでの演算終了時データレジスタ１
から供給されるアドレス指定データつ；まり初期アドレ
スが設定され、その後データレジスタ１から標準文字を
示すデータおよびこの標準文字に対する複数の標準パタ
ーンにおける各ビット列ごとのデータが出力されるごと
にカウントアツプされるようになっている。
上記辞書アドレス；カウンタ３の内容はセレクタ４およ
びアドレスレジスタ５を介して辞書６に供給される。
びアドレスレジスタ５を介して辞書６に供給される。
この辞書６には、数字および英字などの標準文字を示す
デ−タと、この標準文字に対する複数の標準パターンが
サンプルパターンと同じビット数、ビット列で記憶され
、各アドレスごとにそのビット列ごとのデータが記憶さ
れている。
デ−タと、この標準文字に対する複数の標準パターンが
サンプルパターンと同じビット数、ビット列で記憶され
、各アドレスごとにそのビット列ごとのデータが記憶さ
れている。
一方、アドレスカウンタ７は前記データバス２から文字
パターンのビット列ごとのデータがデータレジスタ１に
記憶されるごとにカウントアツプされ、１文字分のビッ
ト列が供給されるとリセットされるようになっている。
パターンのビット列ごとのデータがデータレジスタ１に
記憶されるごとにカウントアツプされ、１文字分のビッ
ト列が供給されるとリセットされるようになっている。
このアドレスカウンタ７の内容はセレクタ４およびアド
レスレジスタ５を介してデコーダ８に供給される。
レスレジスタ５を介してデコーダ８に供給される。
このデコーダ８は、アドレスカウンタ７から供給される
データを図示しないカウンタでカウントし、そのカウン
ト値に応じて後述する複数の演算回路１１１゜・・・・
・・１１ｎのそれぞれに対して信号を出力し、タイミン
グコントロール９から信号が供給されたとき各演算回路
１１１．・・・・・・１１ｎに対して信号を出力するよ
うになっている。
データを図示しないカウンタでカウントし、そのカウン
ト値に応じて後述する複数の演算回路１１１゜・・・・
・・１１ｎのそれぞれに対して信号を出力し、タイミン
グコントロール９から信号が供給されたとき各演算回路
１１１．・・・・・・１１ｎに対して信号を出力するよ
うになっている。
上記タイミングコントロール９は各演算回路１１１．・
・・・・・１１ｎ内のメモリ１２１、・・・・・・１２
ｎにサンプルパターンつまり１文。
・・・・・１１ｎ内のメモリ１２１、・・・・・・１２
ｎにサンプルパターンつまり１文。
半分のビット列のデータが記憶されたときなどに信号を
出力するものである。
出力するものである。
また、上記アドレスカウンタ７の内容はセレクタ４、ア
ドレスレジスタ５およびセレクタ１０を介して複数の演
算回路１１０．・・・・・・１１ｎに供給される。
ドレスレジスタ５およびセレクタ１０を介して複数の演
算回路１１０．・・・・・・１１ｎに供給される。
これらの演算回、・路１１１．・・・・・・１１ｎは、
それぞれメモＩＪ１２．。
それぞれメモＩＪ１２．。
・・・・・・１２ｎを有し、デコーダ８から供給される
信号に応じてイネーブル状態となり、上記アドレスカウ
ンタ７から供給されるデータに応じたメモリ１２□、・
・・・・・１２ｎ内の所定アドレスに前記データ。
信号に応じてイネーブル状態となり、上記アドレスカウ
ンタ７から供給されるデータに応じたメモリ１２□、・
・・・・・１２ｎ内の所定アドレスに前記データ。
レジスタ１から供給されるサンプルパターンの各ビット
列ごとのデータを記憶するようになっている。
列ごとのデータを記憶するようになっている。
また、上記演算回路１１０．・・・・・・１１ｎは、上
記メモリ１２０．・・・・・・１２ｎに記憶したサンプ
ルパターンと種々の標準パターンとによりその各標準Ｊ
パターンに対する類似度を計算するものである。
記メモリ１２０．・・・・・・１２ｎに記憶したサンプ
ルパターンと種々の標準パターンとによりその各標準Ｊ
パターンに対する類似度を計算するものである。
ここで、パターンの複合類似度について述べると、一般
に供給されるサンプルパターンのビット列のデータをｈ
ｉ （ｉ＝１〜７０）、辞書に記憶される標準文字に
対する複数の標準パターンにおけるづビット列のデータ
を＄１ｊ（ｉ＝１〜７０ 、ｊ−標準文字に対する標準
パターン数）とすると、という計算式で表わされる。
に供給されるサンプルパターンのビット列のデータをｈ
ｉ （ｉ＝１〜７０）、辞書に記憶される標準文字に
対する複数の標準パターンにおけるづビット列のデータ
を＄１ｊ（ｉ＝１〜７０ 、ｊ−標準文字に対する標準
パターン数）とすると、という計算式で表わされる。
したがって、上記演算回路１１□、・・・・・・１１ｎ
は、サンプルパターンアドレスカウンタ１３からセレク
タ１０を介して供給されるデータに応じたメモ１月２１
．・・・・・・１２ｎ内のアドレスに記憶されているサ
ンプルパターンで上記計算式における〔、Ｐ（旧）２〕
の部分あｌ二１ ０ るいは〔（Σｈｉ）２） の部分に対する演算を行＋
＝１ い、その演算結果を類似度アドレスカウンタ１４からセ
レクタ１０を介して供給されるデータに応じてメモ１Ｊ
１２１．・・・・・・１２ｎ内の所定アドレスに記憶す
るようになっている。
は、サンプルパターンアドレスカウンタ１３からセレク
タ１０を介して供給されるデータに応じたメモ１月２１
．・・・・・・１２ｎ内のアドレスに記憶されているサ
ンプルパターンで上記計算式における〔、Ｐ（旧）２〕
の部分あｌ二１ ０ るいは〔（Σｈｉ）２） の部分に対する演算を行＋
＝１ い、その演算結果を類似度アドレスカウンタ１４からセ
レクタ１０を介して供給されるデータに応じてメモ１Ｊ
１２１．・・・・・・１２ｎ内の所定アドレスに記憶す
るようになっている。
さらに、上記演算回路１１１置・・１１ｎは、辞書６か
ら供給される標準文字を示すデータを類似度アドレスカ
ウンタ１４の指示に応じてメモ１月２１．・・・・・・
１２ｎ内の所定アドレスに記憶し、前記辞書６から供給
される標準文字の各標準パターンとサンプルパターンア
ドレスカウンタ１３から供給されるデータに応じたメモ
リ１２１．・・・・・・１２内のアドレスに記憶されて
いるサンプルパターンとに応じて前記計算式におけるｃ
Ｔｌ：ｃ、ｒ’ ｈ ｉ、ｇ ｉ ｊ ）” ）の部分
に対する演算をＪ＝１１＝１ 行い、その演算結果を類似度アドレスカウンタ１４の指
示に応じて対応するメモ１月２０．・・・・・・１２ｎ
の標準文字を示すデータが記憶されているアドレスの次
のアドレスに記憶するようになっている。
ら供給される標準文字を示すデータを類似度アドレスカ
ウンタ１４の指示に応じてメモ１月２１．・・・・・・
１２ｎ内の所定アドレスに記憶し、前記辞書６から供給
される標準文字の各標準パターンとサンプルパターンア
ドレスカウンタ１３から供給されるデータに応じたメモ
リ１２１．・・・・・・１２内のアドレスに記憶されて
いるサンプルパターンとに応じて前記計算式におけるｃ
Ｔｌ：ｃ、ｒ’ ｈ ｉ、ｇ ｉ ｊ ）” ）の部分
に対する演算をＪ＝１１＝１ 行い、その演算結果を類似度アドレスカウンタ１４の指
示に応じて対応するメモ１月２０．・・・・・・１２ｎ
の標準文字を示すデータが記憶されているアドレスの次
のアドレスに記憶するようになっている。
上記サンプルパターンアドレスカウンタ１３は、演算回
路１１０．・・・・・・１１ｎ内のメモリ１２１、・・
・・・・１２ｎに記憶されたサンプルパターンのアドレ
スを指示するものである。
路１１０．・・・・・・１１ｎ内のメモリ１２１、・・
・・・・１２ｎに記憶されたサンプルパターンのアドレ
スを指示するものである。
上記類似度アドレスカウンタ１４は、演算回路１１１．
・・・・・・１１ｎ内で前記計算式に応じた演算結果を
記憶するメモリ１２１．・・・・・・１２ｎのアドレス
を指示するものである。
・・・・・・１１ｎ内で前記計算式に応じた演算結果を
記憶するメモリ１２１．・・・・・・１２ｎのアドレス
を指示するものである。
上記メモ１月２１．・・・・・・１２ｎに記憶された各
演算結果は前記データレジスタ１およびデータバス１５
を介して図示しないＣＰＵ（セントラル・プロセッサ・
ユニット）に供給される。
演算結果は前記データレジスタ１およびデータバス１５
を介して図示しないＣＰＵ（セントラル・プロセッサ・
ユニット）に供給される。
なお、このＣＰｔＪｌこよって前記種々の制御が行われ
るようｌこなっている。
るようｌこなっている。
このような構成において動作を説明する。
たとえば今、１文字目のサンプルパターンにおける最初
のビット列のデータがバス２を介してデータレジスタ１
に供給され、そこに記憶されたとする。
のビット列のデータがバス２を介してデータレジスタ１
に供給され、そこに記憶されたとする。
このとき、アドレスカウンターに初期アドレス値として
「１」がセットされる。
「１」がセットされる。
すると、デコーダ８はアドレスカウンターの内容に応じ
て図示しないカウンタをカウントアツプし、演算回路１
１□に対して信号を出力する。
て図示しないカウンタをカウントアツプし、演算回路１
１□に対して信号を出力する。
これにより、演算回路１１１はイネーブル状態となり、
データレジスターから供給されるデータをメモ１月２□
内の初期アドレスに記憶する。
データレジスターから供給されるデータをメモ１月２□
内の初期アドレスに記憶する。
そして、１文字目のサンプルパターンにおける各ビット
列のデータが供給されるご七に演算回路１１、内のメモ
リー２□に順次記憶される。
列のデータが供給されるご七に演算回路１１、内のメモ
リー２□に順次記憶される。
次に、２文字目のサンプルパターンにおける最初のビッ
ト列のデータがバス２を介してデータレジスターに供給
され、そこに記憶されたとする。
ト列のデータがバス２を介してデータレジスターに供給
され、そこに記憶されたとする。
このとき、アドレスカウンターに初期アドレス値として
再び「１」がセットされる。
再び「１」がセットされる。
すると、アドレスカウンターの内容に応じてデコーダ８
内。
内。
の図示しないカウンタが１文字目に対するカウントに引
続いてカウントアツプされ、デコーダ８から演算回路１
１２に対して信号が出力される。
続いてカウントアツプされ、デコーダ８から演算回路１
１２に対して信号が出力される。
これにより、演算回路１１□はイネーブル状態となり、
データレジスターから供給されるデータをメモ１月２□
内の初期アドレスに記憶する。
データレジスターから供給されるデータをメモ１月２□
内の初期アドレスに記憶する。
そして、２文字目のサンプルパターンにおける各ビット
列のデータが供給されるごとに演算回路１１２内のメモ
リ１２２に順次記憶される。
列のデータが供給されるごとに演算回路１１２内のメモ
リ１２２に順次記憶される。
以後、他の文字のサンプルパターンも演算回路１１３．
・・・・・・１１ｎのメモリコ１２３・・・・・・１２
ｎに記憶される。
・・・・・・１１ｎのメモリコ１２３・・・・・・１２
ｎに記憶される。
そして、各演算回路１１１．・・・・・・１１ｎ内のメ
モリ１２ 、・・・・・・１２ｎそれぞれにサンプルパ
ターンが記憶されたとき、サンプルパターンアドレスカ
ウンタ１３に各メモ１月２ 、・・・・・・１２ｎ内に
記憶Ｊされたサンプルパターンの初期アドレスが設定さ
れる。
モリ１２ 、・・・・・・１２ｎそれぞれにサンプルパ
ターンが記憶されたとき、サンプルパターンアドレスカ
ウンタ１３に各メモ１月２ 、・・・・・・１２ｎ内に
記憶Ｊされたサンプルパターンの初期アドレスが設定さ
れる。
このとき、タイミングコントロール９からの信号がデコ
ーダ８に供給され、デコーダ８は各演算回路１１１．・
・・・・・１１ｎに対して信号を出力する。
ーダ８に供給され、デコーダ８は各演算回路１１１．・
・・・・・１１ｎに対して信号を出力する。
これにより、各演算回路１１０．・・・・・・１１ｎは
４サンプルパターンアドレスカウンター３によって順々
に指示されるメモリー２１．・・・・・・１２ｎのアド
レスの内容つまり各サンプルパターンに対する各ビット
列ごとのデータを読出し、前記計算式にお０ ける〔Σ （ｈｉ）２）の部分に対する演算を行い、−
１ それらの演算結果を対応するメモＩＪ １２． 、・・
・・・・１２ｎの類似度アドレスカウンター４で指示さ
れるアドレスに記憶する。
４サンプルパターンアドレスカウンター３によって順々
に指示されるメモリー２１．・・・・・・１２ｎのアド
レスの内容つまり各サンプルパターンに対する各ビット
列ごとのデータを読出し、前記計算式にお０ ける〔Σ （ｈｉ）２）の部分に対する演算を行い、−
１ それらの演算結果を対応するメモＩＪ １２． 、・・
・・・・１２ｎの類似度アドレスカウンター４で指示さ
れるアドレスに記憶する。
また、計算式における０
〔（Σｈ ｉ ）２） の部分に対する演算も上記同
様ｌ＝１ に動作することにより、その演算結果を対応するメモリ
ー２１．・・・・・・１２ｎに記憶する。
様ｌ＝１ に動作することにより、その演算結果を対応するメモリ
ー２１．・・・・・・１２ｎに記憶する。
そして、上記各演算が終了すると、辞書アドレスカウン
タ３に初期アドレスが設定される。
タ３に初期アドレスが設定される。
すると、辞書６は辞書アドレスカウンタ３によって指示
されたアドレスの内容たとえば標準文字として「０」を
示すデータを出力する。
されたアドレスの内容たとえば標準文字として「０」を
示すデータを出力する。
これにより、そのデータはメモリー２ 、・・・・・・
１２ｎの類似度アドル スカウンター４によって指示されるアドレスに記憶され
る。
１２ｎの類似度アドル スカウンター４によって指示されるアドレスに記憶され
る。
次に上記データがメモ１月２０．・・・・・・１２ｎに
供給されたとき、辞書アドレスカウンタ３の内容がカウ
ントアツプされる。
供給されたとき、辞書アドレスカウンタ３の内容がカウ
ントアツプされる。
すると、辞書６は辞書アドレスカウンタ３によって指示
されたアドレスの内容たとえば標準文字「０」に対する
１つ目の標準パターンにおける最初のビット列のデータ
を出力する。
されたアドレスの内容たとえば標準文字「０」に対する
１つ目の標準パターンにおける最初のビット列のデータ
を出力する。
その後、ビット列のデータを出力するごとに辞書アドレ
スカウンタ３がカウントアツプし、順次、次のビット列
のデータを出力する。
スカウンタ３がカウントアツプし、順次、次のビット列
のデータを出力する。
そして、標準文字「０」に対するすべての標準パターン
に対する各ビット列ごとのデータが出力されると、演算
回路１１１．・・・・・・１１ｎは前記 ７０ 計算式における〔Σ（、Σｈｉｏｉｊ）２）の部分にＪ
＝１１＝１ 対する演算を行い、その演算結果を対応するメモリー２
□、・・・・・・１２ｎの標準文字「０」を示すデータ
が記憶されているアドレスの次のアドレスに記憶する。
に対する各ビット列ごとのデータが出力されると、演算
回路１１１．・・・・・・１１ｎは前記 ７０ 計算式における〔Σ（、Σｈｉｏｉｊ）２）の部分にＪ
＝１１＝１ 対する演算を行い、その演算結果を対応するメモリー２
□、・・・・・・１２ｎの標準文字「０」を示すデータ
が記憶されているアドレスの次のアドレスに記憶する。
以後、他の標準文字に対する演算も同様に行われ、その
演算結果も同様に各メモ１月２１゜・・・・・・１２ｎ
に記憶する。
演算結果も同様に各メモ１月２１゜・・・・・・１２ｎ
に記憶する。
この結果、メモリー２□。・・・・・・１２ｎには、そ
れぞれに記憶されたサンプルパターンに対する前記計算
式における ０７０ 〔、Σ（旧）２〕の部分、〔（、Σｈｉ）２．ｌ の
部分ｌ＝１ ｔ＝１ の演算結果、および辞書６内の各文字に対する前
７０ 記計算式における〔、Σ（、Σｈｉｏｉｊ）２）の部分
Ｊ＝１１＝１ の演算結果が記憶される。
れぞれに記憶されたサンプルパターンに対する前記計算
式における ０７０ 〔、Σ（旧）２〕の部分、〔（、Σｈｉ）２．ｌ の
部分ｌ＝１ ｔ＝１ の演算結果、および辞書６内の各文字に対する前
７０ 記計算式における〔、Σ（、Σｈｉｏｉｊ）２）の部分
Ｊ＝１１＝１ の演算結果が記憶される。
そのメモ１Ｊ１２１．・・・・・・１２ｎに記憶された
演算結果は、データレジスタ１およびデータバス１５を
介して図示しないＣＰＵへ供給され、そこで前記計算式
による最終的演算が行われ、最も類似度の高い標準パタ
ーンが認識結果として出力される。
演算結果は、データレジスタ１およびデータバス１５を
介して図示しないＣＰＵへ供給され、そこで前記計算式
による最終的演算が行われ、最も類似度の高い標準パタ
ーンが認識結果として出力される。
以上詳述したように、この発明によれば、類似度計算を
行う複数のパターンをそれぞれ記憶し、その記憶したパ
ターンとあらかじめ用意された複数の標準パターンとに
よりその各標準パターンに対する類似度を計算する複数
の演算回路を設け、この各演算回路を同時に作動させる
ことにより各パターンの類似度計算を同時に行うように
構成したので、処理速度を著しく速くすることができる
パターン類似度計算装置を提供できるものである。
行う複数のパターンをそれぞれ記憶し、その記憶したパ
ターンとあらかじめ用意された複数の標準パターンとに
よりその各標準パターンに対する類似度を計算する複数
の演算回路を設け、この各演算回路を同時に作動させる
ことにより各パターンの類似度計算を同時に行うように
構成したので、処理速度を著しく速くすることができる
パターン類似度計算装置を提供できるものである。
図面はこの発明の一実施例を示すブロック図である。
１・・・・・・データレジスタ、６・・・・・・辞書、
７・・・・・・アドレスカウンタ、８・・・・・・デコ
ーダ、９・・・・・・タイミングコントロール、１１０
．〜１１ｎ・・・・・・演算回路、１２□、〜１２ｎ・
・・・・・メモＩＪ、１３・・・・・・サンプルパター
ンアドレスカウンタ、１４・・・・・・類似度アドレス
カウンタ。
７・・・・・・アドレスカウンタ、８・・・・・・デコ
ーダ、９・・・・・・タイミングコントロール、１１０
．〜１１ｎ・・・・・・演算回路、１２□、〜１２ｎ・
・・・・・メモＩＪ、１３・・・・・・サンプルパター
ンアドレスカウンタ、１４・・・・・・類似度アドレス
カウンタ。
Claims (1)
- 【特許請求の範囲】 １ 複数の数字あるいは英字などのパターンの類似度計
算を行うパターン類似度計算装置において、前記各パタ
ーンをそれぞれ記憶し、その記憶したパターンとあらか
じめ用意された複数の標準パターンとによりその各標準
パターンに対する類似度を計算する複数の演算回路を設
け、この各演算口。 路を同時に作動させることにより各パターンの類似度計
算を同時に行うように構成したことを特徴とするパター
ン類似度計算装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55031861A JPS5822782B2 (ja) | 1980-03-13 | 1980-03-13 | パタ−ン類似度計算装置 |
| EP81101660A EP0036150B1 (en) | 1980-03-13 | 1981-03-06 | Pattern recognition system operating by the multiple similarity method |
| DE8181101660T DE3174960D1 (en) | 1980-03-13 | 1981-03-06 | Pattern recognition system operating by the multiple similarity method |
| US06/242,567 US4429414A (en) | 1980-03-13 | 1981-03-11 | Pattern recognition system operating by the multiple similarity method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55031861A JPS5822782B2 (ja) | 1980-03-13 | 1980-03-13 | パタ−ン類似度計算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56127283A JPS56127283A (en) | 1981-10-05 |
| JPS5822782B2 true JPS5822782B2 (ja) | 1983-05-11 |
Family
ID=12342825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55031861A Expired JPS5822782B2 (ja) | 1980-03-13 | 1980-03-13 | パタ−ン類似度計算装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4429414A (ja) |
| EP (1) | EP0036150B1 (ja) |
| JP (1) | JPS5822782B2 (ja) |
| DE (1) | DE3174960D1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550436A (en) * | 1983-07-26 | 1985-10-29 | At&T Bell Laboratories | Parallel text matching methods and apparatus |
| JPH0754549B2 (ja) * | 1984-09-19 | 1995-06-07 | 株式会社日立製作所 | パターンマッチング用標準パターンの作成方法 |
| JPS61109174A (ja) * | 1984-10-31 | 1986-05-27 | Toshiba Corp | 画像処理装置 |
| US5163101A (en) * | 1985-10-07 | 1992-11-10 | Schlumberger Technologies, Inc. | Bitplane area correlator |
| US4864629A (en) * | 1985-12-31 | 1989-09-05 | Schlumberger Technologies, Inc. | Image correlation system |
| DE3801380A1 (de) * | 1987-01-20 | 1988-07-28 | Nec Corp | Zeichenfolge-erkennungsvorrichtung mit einem speicher, dessen speicherbereiche selektiv zugreifbar sind |
| JPH0734228B2 (ja) * | 1987-02-23 | 1995-04-12 | 株式会社東芝 | 複合類似度法によるパタ−ン認識装置 |
| GB2253296B (en) * | 1991-02-28 | 1995-05-24 | Toshiba Kk | Pattern recognition apparatus |
| JP3046111B2 (ja) * | 1991-11-08 | 2000-05-29 | キヤノン株式会社 | 文字認識方法及びその装置 |
| US5563959A (en) * | 1991-12-19 | 1996-10-08 | Texas Instruments Incorporated | Character recognition |
| US5481619A (en) * | 1992-07-07 | 1996-01-02 | Schwartz; Nira | Inspection method using templates images, unique histogram analysis, and multiple gray levels correlated to addresses of template images |
| EP0587093B1 (en) * | 1992-09-08 | 1999-11-24 | Hitachi, Ltd. | Information processing apparatus using inference and adaptive learning |
| US5638492A (en) * | 1992-09-08 | 1997-06-10 | Hitachi, Ltd. | Information processing apparatus and monitoring apparatus |
| WO1995000337A1 (en) * | 1993-06-17 | 1995-01-05 | The Analytic Sciences Corporation | Automated system for print quality control |
| US5414778A (en) * | 1993-11-24 | 1995-05-09 | Schwartz; Nira | Dynamic fluid level and bubble inspection for quality and process control |
| US6252980B1 (en) | 1993-11-24 | 2001-06-26 | Nira Schwartz | Additional dynamic fluid level and bubble inspection for quality and process control |
| EP0713190B1 (en) * | 1994-03-03 | 2001-10-17 | Alexandr Sergeevich Dmitriev | Method of objects recognition |
| US6041140A (en) * | 1994-10-04 | 2000-03-21 | Synthonics, Incorporated | Apparatus for interactive image correlation for three dimensional image production |
| WO1998033144A1 (fr) * | 1997-01-23 | 1998-07-30 | Oleg Yakovlevich Sivkov | Ensemble d'unites d'interpretation de concepts par des illustrations |
| US5969753A (en) * | 1998-04-24 | 1999-10-19 | Medar, Inc. | Method and system for detecting errors in a sample image |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2191788A5 (ja) * | 1972-06-30 | 1974-02-01 | Honeywell Bull | |
| GB1545117A (en) * | 1976-05-25 | 1979-05-02 | Nat Res Dev | Comparison apparatus eg for use in character recognition |
-
1980
- 1980-03-13 JP JP55031861A patent/JPS5822782B2/ja not_active Expired
-
1981
- 1981-03-06 EP EP81101660A patent/EP0036150B1/en not_active Expired
- 1981-03-06 DE DE8181101660T patent/DE3174960D1/de not_active Expired
- 1981-03-11 US US06/242,567 patent/US4429414A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0036150A3 (en) | 1983-11-09 |
| US4429414A (en) | 1984-01-31 |
| EP0036150B1 (en) | 1986-07-23 |
| JPS56127283A (en) | 1981-10-05 |
| DE3174960D1 (en) | 1986-08-28 |
| EP0036150A2 (en) | 1981-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5822782B2 (ja) | パタ−ン類似度計算装置 | |
| EP0170284A2 (en) | Microcomputer | |
| US5297038A (en) | Electronic dictionary and method of codifying words therefor | |
| JPS6359660A (ja) | 情報処理装置 | |
| EP0241001A2 (en) | Information processing apparatus having a mask function | |
| JPH04308B2 (ja) | ||
| JPS60217448A (ja) | デ−タ入力方式 | |
| JPS5851330A (ja) | 文字処理装置 | |
| JPS63103393A (ja) | 単語認識装置 | |
| JP2752220B2 (ja) | 文字列処理装置 | |
| JPS6161392B2 (ja) | ||
| JPH02127726A (ja) | 情報処理装置 | |
| JP2577452B2 (ja) | ディジタルシグナルプロセッサ | |
| SU1008728A1 (ru) | Устройство дл приведени 1-кодов Фибоначчи к нормальной форме | |
| JP3526074B2 (ja) | 文字処理装置 | |
| JPS5866141A (ja) | 文字処理装置 | |
| Ackenhusen | The CDTWP: A programmable processor for connected word recognition | |
| JPH01196660A (ja) | 電子辞書 | |
| JPS62194535A (ja) | 記号処理装置 | |
| GB2169118A (en) | Digit strobe designation | |
| JPH0535468A (ja) | 演算装置 | |
| JPS57172582A (en) | Cash memory control method | |
| JPH02306725A (ja) | コード変換方法及びその装置 | |
| JPS57111747A (en) | Search sequence control system | |
| JPS5852719A (ja) | 文字デ−タ入力方法 |