JP3046111B2 - 文字認識方法及びその装置 - Google Patents
文字認識方法及びその装置Info
- Publication number
- JP3046111B2 JP3046111B2 JP3292650A JP29265091A JP3046111B2 JP 3046111 B2 JP3046111 B2 JP 3046111B2 JP 3292650 A JP3292650 A JP 3292650A JP 29265091 A JP29265091 A JP 29265091A JP 3046111 B2 JP3046111 B2 JP 3046111B2
- Authority
- JP
- Japan
- Prior art keywords
- calculation
- dictionary
- counter
- similarity
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Character Discrimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は文字認識方法及びその装
置に関し、特に、入力パターンの標準パターンに対する
類似度を計算する文字認識方法及びその装置に関する。
置に関し、特に、入力パターンの標準パターンに対する
類似度を計算する文字認識方法及びその装置に関する。
【０００２】
【従来の技術】従来の代表的な文字認識装置の一種であ
るＯＣＲ装置では、光学的に文字を読みとり、読み取っ
たデータを文字パターンの形に変換し、この文字パター
ン（入力パターン）と辞書に記憶されている標準パター
ンとの類似度を装置に組み込まれているパターン類似度
計算回路で計算することにより、その計算結果のうちで
最も類似度の高い標準パターンを認識結果として出力し
ていた。このパターン類似度計算回路は、処理の高速化
を図るために、通常、特公昭５８−５６９１１号に記載
されているように、１文字分の標準パターンデータが分
散されて記憶されるように複数の不揮発メモリを使用
し、これらメモリからのデータをラッチし、所定ビット
ごとにデータを選択的に出力していた。
るＯＣＲ装置では、光学的に文字を読みとり、読み取っ
たデータを文字パターンの形に変換し、この文字パター
ン（入力パターン）と辞書に記憶されている標準パター
ンとの類似度を装置に組み込まれているパターン類似度
計算回路で計算することにより、その計算結果のうちで
最も類似度の高い標準パターンを認識結果として出力し
ていた。このパターン類似度計算回路は、処理の高速化
を図るために、通常、特公昭５８−５６９１１号に記載
されているように、１文字分の標準パターンデータが分
散されて記憶されるように複数の不揮発メモリを使用
し、これらメモリからのデータをラッチし、所定ビット
ごとにデータを選択的に出力していた。
【０００３】図８は従来例に従う１文字分の標準パター
ンデータを複数メモリに分散して格納する構成を有する
パターン類似度計算回路の構成を示す図である。図８に
よると、メモリ８１〜８３には一文字分の標準パターン
データが９分割（φN1〜φN9）され、メモリ８１にはφ
N1，φN4，φN7が、メモリ８２にはφN2，φN5，φ
N8が、そして、メモリ８３にはφN3，φN6，φN9が格納
される。
ンデータを複数メモリに分散して格納する構成を有する
パターン類似度計算回路の構成を示す図である。図８に
よると、メモリ８１〜８３には一文字分の標準パターン
データが９分割（φN1〜φN9）され、メモリ８１にはφ
N1，φN4，φN7が、メモリ８２にはφN2，φN5，φ
N8が、そして、メモリ８３にはφN3，φN6，φN9が格納
される。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
例では、以下のような欠点があった。 （１）より高速な計算速度を追求するとメモリの数が多
くなり、メモリ実装のコストが高価になる。 （２）入力パターンの入力速度がパターン類似度計算回
路の演算能力より高速になると、演算が不可能になる
か、入力パターンの入力速度やタイミングを制限しなけ
ればならない。このため、入力パターンの入力速度を制
御する回路がよけいに必要となる。従って、トータルス
ループットは入力パターンの入力速度によって上限が抑
えられる。 （３）辞書が格納されているＲＯＭ内の特定のアドレス
領域の標準パターンを使用したい場合、例えば、辞書Ｒ
ＯＭ内に漢字、英字、数字が格納されていて、数字のみ
の認識をしたいとき）を使用したい場合、その対応領域
がアクセス中であると、その領域に対してアクセス中の
処理が終了するまでアクセス待ちとなり、時間的ロスが
生じた。 （４）異なる類似度計算アルゴリズムを用いて演算した
いときは、演算回路を駆動するアルゴリズムをその度に
入れ替えて使用しなければならないので処理に時間を要
した。
例では、以下のような欠点があった。 （１）より高速な計算速度を追求するとメモリの数が多
くなり、メモリ実装のコストが高価になる。 （２）入力パターンの入力速度がパターン類似度計算回
路の演算能力より高速になると、演算が不可能になる
か、入力パターンの入力速度やタイミングを制限しなけ
ればならない。このため、入力パターンの入力速度を制
御する回路がよけいに必要となる。従って、トータルス
ループットは入力パターンの入力速度によって上限が抑
えられる。 （３）辞書が格納されているＲＯＭ内の特定のアドレス
領域の標準パターンを使用したい場合、例えば、辞書Ｒ
ＯＭ内に漢字、英字、数字が格納されていて、数字のみ
の認識をしたいとき）を使用したい場合、その対応領域
がアクセス中であると、その領域に対してアクセス中の
処理が終了するまでアクセス待ちとなり、時間的ロスが
生じた。 （４）異なる類似度計算アルゴリズムを用いて演算した
いときは、演算回路を駆動するアルゴリズムをその度に
入れ替えて使用しなければならないので処理に時間を要
した。
【０００５】本発明は上記従来例に鑑みてなされたもの
で、必要とするメモリ容量の増大を防ぎ、かつ、トータ
ルスループットの向上を図った文字認識方法及びその装
置を提供することを目的としている。
で、必要とするメモリ容量の増大を防ぎ、かつ、トータ
ルスループットの向上を図った文字認識方法及びその装
置を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の文字認識方法は、以下のような工程からな
る。即ち、入力パターンを複数の演算回路各々に設けら
れた記憶部に振り分けて記憶する記憶工程と、１つの辞
書に格納された標準の文字パターンを前記複数の演算回
路に読み込むため、前記辞書のアドレスを指定するカウ
ンタのカウンタ値を、前記標準の文字パターンを読み込
む度にカウントアップするカウント工程と、前記複数の
演算回路各々では各演算回路に設けられた記憶部に記憶
された入力パターンと前記辞書に格納された標準の文字
パターンとの類似度を演算するために、各演算回路が互
いに独立したタイミングで前記辞書へのアクセスを開始
した時の前記辞書のアドレスを類似度演算の停止条件と
して保持する保持工程と、前記複数の演算回路各々にお
いて前記カウンタがカウントアップされる度に、前記類
似度演算の停止条件を示すアドレス値と前記カウンタが
示すカウント値とを比較する比較工程と、前記比較工程
における比較結果、前記類似度演算の停止条件を示すア
ドレス値と前記カウンタが示すカウント値とが一致した
前記演算回路では前記類似度の演算を停止するよう制御
する制御工程とを有することを特徴とする文字認識方法
を備える。
に本発明の文字認識方法は、以下のような工程からな
る。即ち、入力パターンを複数の演算回路各々に設けら
れた記憶部に振り分けて記憶する記憶工程と、１つの辞
書に格納された標準の文字パターンを前記複数の演算回
路に読み込むため、前記辞書のアドレスを指定するカウ
ンタのカウンタ値を、前記標準の文字パターンを読み込
む度にカウントアップするカウント工程と、前記複数の
演算回路各々では各演算回路に設けられた記憶部に記憶
された入力パターンと前記辞書に格納された標準の文字
パターンとの類似度を演算するために、各演算回路が互
いに独立したタイミングで前記辞書へのアクセスを開始
した時の前記辞書のアドレスを類似度演算の停止条件と
して保持する保持工程と、前記複数の演算回路各々にお
いて前記カウンタがカウントアップされる度に、前記類
似度演算の停止条件を示すアドレス値と前記カウンタが
示すカウント値とを比較する比較工程と、前記比較工程
における比較結果、前記類似度演算の停止条件を示すア
ドレス値と前記カウンタが示すカウント値とが一致した
前記演算回路では前記類似度の演算を停止するよう制御
する制御工程とを有することを特徴とする文字認識方法
を備える。
【０００７】また他の発明によれば、振り分けられた入
力パターンを記憶する複数の演算手段各々に設けられた
記憶手段と、１つの辞書に格納された標準の文字パター
ンを前記複数の演算手段に読み込むため、前記辞書のア
ドレスを指定するカウンタのカウンタ値を、前記標準の
文字パターンを読み込む度にカウントアップするカウン
トアップ手段と、前記複数の演算手段各々では各演算手
段に設けられた記憶手段に記憶された入力パターンと前
記辞書に格納された標準の文字パターンとの類似度を演
算するために、各演算手段が互いに独立したタイミング
で前記辞書へのアクセスを開始した時の前記辞書のアド
レスを類似度演算の停止条件として保持する保持手段
と、前記複数の演算手段各々において前記カウンタがカ
ウントアップされる度に、前記類似度演算の停止条件を
示すアドレス値と前記カウンタが示すカウント値とを比
較する比較手段と、前記比較手段による比較結果、前記
類似度演算の停止条件を示すアドレス値と前記カウンタ
が示すカウント値とが一致した前記演算手段では前記類
似度の演算を停止するよう制御する制御手段とを有する
ことを特徴とする文字認識装置を備える。
力パターンを記憶する複数の演算手段各々に設けられた
記憶手段と、１つの辞書に格納された標準の文字パター
ンを前記複数の演算手段に読み込むため、前記辞書のア
ドレスを指定するカウンタのカウンタ値を、前記標準の
文字パターンを読み込む度にカウントアップするカウン
トアップ手段と、前記複数の演算手段各々では各演算手
段に設けられた記憶手段に記憶された入力パターンと前
記辞書に格納された標準の文字パターンとの類似度を演
算するために、各演算手段が互いに独立したタイミング
で前記辞書へのアクセスを開始した時の前記辞書のアド
レスを類似度演算の停止条件として保持する保持手段
と、前記複数の演算手段各々において前記カウンタがカ
ウントアップされる度に、前記類似度演算の停止条件を
示すアドレス値と前記カウンタが示すカウント値とを比
較する比較手段と、前記比較手段による比較結果、前記
類似度演算の停止条件を示すアドレス値と前記カウンタ
が示すカウント値とが一致した前記演算手段では前記類
似度の演算を停止するよう制御する制御手段とを有する
ことを特徴とする文字認識装置を備える。
【０００８】
【作用】以上の構成により本発明は、入力パターンを複
数の演算回路各々に設けられた記憶部に振り分けて記憶
し、１つの辞書に格納された標準の文字パターンを複数
の演算回路に読み込むため、辞書のアドレスを指定する
カウンタのカウンタ値を、標準の文字パターンを読み込
む度にカウントアップし、複数の演算回路各々に設けら
れた記憶部に記憶された入力パターンと辞書に格納され
た標準の文字パターンとの類似度を演算するために、各
演算回路が互いに独立したタイミングでその辞書へのア
クセスを開始した時の辞書のアドレスを類似度演算の停
止条件として保持する一方、複数の演算回路各々におい
てそのカウンタがカウントアップされる度に、類似度演
算の停止条件を示すアドレス値とカウンタが示すカウン
ト値とを比較し、その比較結果、両者の値が一致した演
算回路では類似度の演算を停止するよう制御する。
数の演算回路各々に設けられた記憶部に振り分けて記憶
し、１つの辞書に格納された標準の文字パターンを複数
の演算回路に読み込むため、辞書のアドレスを指定する
カウンタのカウンタ値を、標準の文字パターンを読み込
む度にカウントアップし、複数の演算回路各々に設けら
れた記憶部に記憶された入力パターンと辞書に格納され
た標準の文字パターンとの類似度を演算するために、各
演算回路が互いに独立したタイミングでその辞書へのア
クセスを開始した時の辞書のアドレスを類似度演算の停
止条件として保持する一方、複数の演算回路各々におい
てそのカウンタがカウントアップされる度に、類似度演
算の停止条件を示すアドレス値とカウンタが示すカウン
ト値とを比較し、その比較結果、両者の値が一致した演
算回路では類似度の演算を停止するよう制御する。
【０００９】
【実施例】以下添付図面を参照して本発明の好適な実施
例を詳細に説明する。
例を詳細に説明する。
【００１０】［装置構成の概要（図１）］図１は本発明
の代表的な実施例である文字認識装置の構成を示すブロ
ック図である。図１において、１は画像の入力、文字画
像の切り出し等の処理や本装置全体の制御等を行なうＣ
ＰＵ、２は文字の入力や修正等を行なうキーボード（Ｋ
Ｂ）、３はマウス等のポインティングデバイス（Ｐ
Ｄ）、４はＣＰＵ１が実行するプログラム等を格納する
ＲＯＭ、５は文字画像や文字切り出し結果や認識結果等
を記憶するＲＡＭ、６は切り出された文字画像について
各文字との類似度を計算する類似度計算回路部、７は画
像を読み取るイメージスキャナ（ＳＣＡＮ）であり、８
はイメージスキャナのインタフェース（Ｉ／Ｆ）、９は
文字認識結果などを表示するディスプレイである。
の代表的な実施例である文字認識装置の構成を示すブロ
ック図である。図１において、１は画像の入力、文字画
像の切り出し等の処理や本装置全体の制御等を行なうＣ
ＰＵ、２は文字の入力や修正等を行なうキーボード（Ｋ
Ｂ）、３はマウス等のポインティングデバイス（Ｐ
Ｄ）、４はＣＰＵ１が実行するプログラム等を格納する
ＲＯＭ、５は文字画像や文字切り出し結果や認識結果等
を記憶するＲＡＭ、６は切り出された文字画像について
各文字との類似度を計算する類似度計算回路部、７は画
像を読み取るイメージスキャナ（ＳＣＡＮ）であり、８
はイメージスキャナのインタフェース（Ｉ／Ｆ）、９は
文字認識結果などを表示するディスプレイである。
【００１１】［類似度計算回路部の構成説明（図２）］
図２は、本実施例の最も特徴的な部分である類似度計算
回路部６の構成を示すブロック図である。図２（ａ）に
おいて、１０１は標準パターンが格納されている辞書メ
モリであり、本実施例の場合はＲＯＭで構成されてい
る。この辞書メモリ１０１はＲＡＭで構成しても良く、
その場合は外部補助記憶装置より標準パターンがロード
される。１０２は辞書メモリをアクセスする為のカウン
タで辞書メモリ１０１のアドレス線に接続される。１０
３はフリップフロップのレジスタでカウンタ１０２の先
頭アドレスが格納される。１０４はフリップフロップの
レジスタでカウンタ１０２の最終アドレスが格納され
る。１０５は比較器で辞書メモリ１０１をアクセスする
カウンタ１０２の出力とレジスタ１０４で設定された最
終アドレスが一致したかどうかを判定し、一致した場
合、カウンタ１０２にレジスタ１０３の内容がロードさ
れる。１０６は第１計算部、１０７は第２計算部、及
び、１０８は第Ｎ計算部である。
図２は、本実施例の最も特徴的な部分である類似度計算
回路部６の構成を示すブロック図である。図２（ａ）に
おいて、１０１は標準パターンが格納されている辞書メ
モリであり、本実施例の場合はＲＯＭで構成されてい
る。この辞書メモリ１０１はＲＡＭで構成しても良く、
その場合は外部補助記憶装置より標準パターンがロード
される。１０２は辞書メモリをアクセスする為のカウン
タで辞書メモリ１０１のアドレス線に接続される。１０
３はフリップフロップのレジスタでカウンタ１０２の先
頭アドレスが格納される。１０４はフリップフロップの
レジスタでカウンタ１０２の最終アドレスが格納され
る。１０５は比較器で辞書メモリ１０１をアクセスする
カウンタ１０２の出力とレジスタ１０４で設定された最
終アドレスが一致したかどうかを判定し、一致した場
合、カウンタ１０２にレジスタ１０３の内容がロードさ
れる。１０６は第１計算部、１０７は第２計算部、及
び、１０８は第Ｎ計算部である。
【００１２】さて、Ｎ個の計算部は図２（ｂ）に示すよ
うな共通の構成となっている。即ち、第ｎ計算部（ｎ＝
１，Ｎ）１０９は、入力パターンを格納する為の入力パ
ターンメモリ１１０と、入力パターンメモリ１１０と辞
書メモリ１０１からのデータを照合して類似度を算出す
る演算回路１１１と、フリップフロップのラッチ１１２
と、ラッチ１１２の出力とカウンタ１０２の出力とを比
較して２つの信号が一致した場合演算回路１１１の処理
を終了させる比較器１１３とで構成される。
うな共通の構成となっている。即ち、第ｎ計算部（ｎ＝
１，Ｎ）１０９は、入力パターンを格納する為の入力パ
ターンメモリ１１０と、入力パターンメモリ１１０と辞
書メモリ１０１からのデータを照合して類似度を算出す
る演算回路１１１と、フリップフロップのラッチ１１２
と、ラッチ１１２の出力とカウンタ１０２の出力とを比
較して２つの信号が一致した場合演算回路１１１の処理
を終了させる比較器１１３とで構成される。
【００１３】［類似度計算回路部の動作説明（図３〜図
５）］上記構成の類似度計算回路部６は、辞書メモリ１
０１に予め標準パターンが格納されてことを前提とする
と次のように動作する。
５）］上記構成の類似度計算回路部６は、辞書メモリ１
０１に予め標準パターンが格納されてことを前提とする
と次のように動作する。
【００１４】（１）辞書メモリ１０１へのアクセスのた
めに、アクセス先頭アドレスをレジスタ１０３に、アク
セス最終アドレスをレジスタ１０４にセットし、レジス
タ１０３の内容をカウンタ１０２にロードする。ここで
述べるアクセスアドレスとは、類似度計算のために辞書
メモリ１０１に格納されている多数のパターン各々の先
頭アドレスを指し、類似度計算の対象となる標準パター
ンが切り替わるごとにカウントアップされるものであ
る。図３は辞書メモリ１０１に標準パターンが格納され
る時の格納アドレスを示す図である。本実施例の場合、
１文字分の標準パターン（φm ：ｍ＝０，Ｍ）は８ワー
ドで構成され、一文字単位に書き込まれている。即ち、
メモリ内に標準パターンのデータが連続的に格納されて
いるとすると、１文字分の標準パターンが切り替わるご
とにアクセスアドレスは８ワードずつカウントアップさ
れる。また、各標準パターンは１ワード毎にアクセス可
能なように、図３に示されるように１ワード毎の辞書メ
モリアドレス（ｂ0 ｂ1 ｂ2,…，ｂk ）をもつ。従っ
て、本実施例の場合、一文字８ワード構成であるから、
各文字について下位３ビット（ｂ0 ｂ1 ｂ2 ）の辞書メ
モリアドレスが１文字分の標準パターンをアクセスする
アドレスとなり、辞書メモリアドレスのｂ3 ｂ4,…，ｂ
k が各文字についての先頭アドレスとなる。
めに、アクセス先頭アドレスをレジスタ１０３に、アク
セス最終アドレスをレジスタ１０４にセットし、レジス
タ１０３の内容をカウンタ１０２にロードする。ここで
述べるアクセスアドレスとは、類似度計算のために辞書
メモリ１０１に格納されている多数のパターン各々の先
頭アドレスを指し、類似度計算の対象となる標準パター
ンが切り替わるごとにカウントアップされるものであ
る。図３は辞書メモリ１０１に標準パターンが格納され
る時の格納アドレスを示す図である。本実施例の場合、
１文字分の標準パターン（φm ：ｍ＝０，Ｍ）は８ワー
ドで構成され、一文字単位に書き込まれている。即ち、
メモリ内に標準パターンのデータが連続的に格納されて
いるとすると、１文字分の標準パターンが切り替わるご
とにアクセスアドレスは８ワードずつカウントアップさ
れる。また、各標準パターンは１ワード毎にアクセス可
能なように、図３に示されるように１ワード毎の辞書メ
モリアドレス（ｂ0 ｂ1 ｂ2,…，ｂk ）をもつ。従っ
て、本実施例の場合、一文字８ワード構成であるから、
各文字について下位３ビット（ｂ0 ｂ1 ｂ2 ）の辞書メ
モリアドレスが１文字分の標準パターンをアクセスする
アドレスとなり、辞書メモリアドレスのｂ3 ｂ4,…，ｂ
k が各文字についての先頭アドレスとなる。
【００１５】（２）パターン類似度計算の要求命令がＣ
ＰＵ１より発行されたなら、ＳＣＡＮ７より読み取られ
た入力パターンを第１計算部１０６の入力パターンメモ
リ１１０にセットし、第１計算部１０６を演算開始信号
ＳＴＡＲＴ１で起動する。
ＰＵ１より発行されたなら、ＳＣＡＮ７より読み取られ
た入力パターンを第１計算部１０６の入力パターンメモ
リ１１０にセットし、第１計算部１０６を演算開始信号
ＳＴＡＲＴ１で起動する。
【００１６】（３）演算開始信号ＳＴＡＲＴ１の第１計
算部１０６への入力を契機として、ラッチ１１２にその
時点でのカウンタ１０２の出力値がセットされ、演算回
路１１１が起動される。このときのカウンタ１０２の出
力値とは、類似度計算の対象となる標準パターンのアド
レス、即ち、辞書メモリアドレスである。
算部１０６への入力を契機として、ラッチ１１２にその
時点でのカウンタ１０２の出力値がセットされ、演算回
路１１１が起動される。このときのカウンタ１０２の出
力値とは、類似度計算の対象となる標準パターンのアド
レス、即ち、辞書メモリアドレスである。
【００１７】（４）演算回路１１１によって演算が実行
され、入力パターンメモリ１１０に格納された入力パタ
ーンと辞書メモリ１０１に格納された標準パターンとの
類似度計算が行われる。ここで、１パターンの計算が実
行される毎に、カウンタ１０２は＋８ずつカウントアッ
プされ、カウンタ１０２の出力が類似度計算の対象とな
る最終パターンを差すレジスタ１０４に格納された最終
アドレスの値になると、比較器１０５が作動し、カウン
タ１０２にレジスタ１０３に格納された先頭アドレスの
値を再度ロードし、カウンタ１０２は演算開始信号ＳＴ
ＡＲＴｎ（ｎ＝１，Ｎ）の全てがインアクティブになる
迄巡回する。
され、入力パターンメモリ１１０に格納された入力パタ
ーンと辞書メモリ１０１に格納された標準パターンとの
類似度計算が行われる。ここで、１パターンの計算が実
行される毎に、カウンタ１０２は＋８ずつカウントアッ
プされ、カウンタ１０２の出力が類似度計算の対象とな
る最終パターンを差すレジスタ１０４に格納された最終
アドレスの値になると、比較器１０５が作動し、カウン
タ１０２にレジスタ１０３に格納された先頭アドレスの
値を再度ロードし、カウンタ１０２は演算開始信号ＳＴ
ＡＲＴｎ（ｎ＝１，Ｎ）の全てがインアクティブになる
迄巡回する。
【００１８】（５）第１計算部１０６の演算処理は、ラ
ッチ１１２の出力値と巡回しているカウンタ１０２の出
力値とが一致した場合に比較器１１３から信号が演算回
路１１１に出力されることによって終了する。また比較
器１１３の出力は第１計算部１０１の外部へも信号ＥＮ
Ｄ１として出力され、演算処理の終了が外部に通知され
る。
ッチ１１２の出力値と巡回しているカウンタ１０２の出
力値とが一致した場合に比較器１１３から信号が演算回
路１１１に出力されることによって終了する。また比較
器１１３の出力は第１計算部１０１の外部へも信号ＥＮ
Ｄ１として出力され、演算処理の終了が外部に通知され
る。
【００１９】（６）第１計算部１０６の動作中に、次の
パターン類似度計算要求がＣＰＵ１によって発行された
場合、動作スタンバイ中の第２〜第Ｎ計算部を用いて、
（２）〜（５）と同様な手順で類似度計算を実行する。
パターン類似度計算要求がＣＰＵ１によって発行された
場合、動作スタンバイ中の第２〜第Ｎ計算部を用いて、
（２）〜（５）と同様な手順で類似度計算を実行する。
【００２０】さてここで、ＣＰＵ１から発行されるパタ
ーン類似度計算の要求命令の発行間隔をＴ1 、類似度計
算の演算時間をＴ2 、そして、演算結果出力間隔をＴ3
としたとき、図４（ａ）に示すタイムチャートのよう
に、２Ｔ1 ＜Ｔ2 ＜３Ｔ1（ＣＰＵ１からの命令の間に
類似度演算が完了する）で、かつ、Ｔ3≒Ｔ1 （演算命
令の発行間隔と演算結果の出力間隔がほぼ同等）である
ならば、計算部の数が３つ、つまり、Ｎ＝３であるな
ら、ＣＰＵ１からの類似度計算の要求命令に対し、連続
した処理が可能となり、計算要求から演算結果出力迄の
時間は常にＴ2 となる。ここで、図４（ｂ）に示す計算
部が１つしかない従来例の類似度計算に従うタイムチャ
ートと比較してみると、類似度計算の要求命令に対する
実行待ちがなくなりトータルスループットが向上してい
るようすがわかる。
ーン類似度計算の要求命令の発行間隔をＴ1 、類似度計
算の演算時間をＴ2 、そして、演算結果出力間隔をＴ3
としたとき、図４（ａ）に示すタイムチャートのよう
に、２Ｔ1 ＜Ｔ2 ＜３Ｔ1（ＣＰＵ１からの命令の間に
類似度演算が完了する）で、かつ、Ｔ3≒Ｔ1 （演算命
令の発行間隔と演算結果の出力間隔がほぼ同等）である
ならば、計算部の数が３つ、つまり、Ｎ＝３であるな
ら、ＣＰＵ１からの類似度計算の要求命令に対し、連続
した処理が可能となり、計算要求から演算結果出力迄の
時間は常にＴ2 となる。ここで、図４（ｂ）に示す計算
部が１つしかない従来例の類似度計算に従うタイムチャ
ートと比較してみると、類似度計算の要求命令に対する
実行待ちがなくなりトータルスループットが向上してい
るようすがわかる。
【００２１】トータルスループット向上について、さら
に、メモリアクセス競合の点から、演算回路の起動・停
止と辞書メモリ１０１へのアクセスとの関係を示す図５
を参照してもう少し詳細に説明する。
に、メモリアクセス競合の点から、演算回路の起動・停
止と辞書メモリ１０１へのアクセスとの関係を示す図５
を参照してもう少し詳細に説明する。
【００２２】今、辞書メモリ１０１に対するアクセスが
開始されていて２文字目（φ1 ）の標準パターンと入力
パターンとの類似度計算中に演算開始信号ＳＴＡＲＴｎ
が入力されたとすると、ＳＴＡＲＴｎを受け取った計算
部は、ラッチ１１２に辞書メモリアドレス（ｂ3 ｂ4,
…，ｂk ）をラッチする。なお、下位３ビット（ｂ0 ｂ
1 ｂ2 ）は“０”がセットされる。ここで、ラッチされ
るアドレスはｂ3 ｂ4,…，ｂk について各々、１,０ ,
…, ０である。
開始されていて２文字目（φ1 ）の標準パターンと入力
パターンとの類似度計算中に演算開始信号ＳＴＡＲＴｎ
が入力されたとすると、ＳＴＡＲＴｎを受け取った計算
部は、ラッチ１１２に辞書メモリアドレス（ｂ3 ｂ4,
…，ｂk ）をラッチする。なお、下位３ビット（ｂ0 ｂ
1 ｂ2 ）は“０”がセットされる。ここで、ラッチされ
るアドレスはｂ3 ｂ4,…，ｂk について各々、１,０ ,
…, ０である。
【００２３】本実施例の場合、ラッチされたアドレス
（ここでは、２文字目（φ1 ））がアクセス中のアドレ
スであると、実際の演算は次の文字の先頭標準パターン
（３文字目（φ2 ）で、アドレスはｂ3 ｂ4,…，ｂk が
各々、０，１，…，０）から演算を開始する。この演算
は３文字目から始まり、最終文字（φM ）を経て先頭文
字（φ0 ）に戻り、２文字目（φ1 ）で終了する。最後
の演算対象文字（φ1 ）のアドレスがセットされたと
き、比較器１１３がアクティブとなり、演算処理が一巡
した事が判別される。そして、二番目の文字（φ1 ）が
終了した時点（比較器１１３の出力がアクティブからイ
ンアクティブに変化した時点）で演算回路１１１の動作
が終了する。
（ここでは、２文字目（φ1 ））がアクセス中のアドレ
スであると、実際の演算は次の文字の先頭標準パターン
（３文字目（φ2 ）で、アドレスはｂ3 ｂ4,…，ｂk が
各々、０，１，…，０）から演算を開始する。この演算
は３文字目から始まり、最終文字（φM ）を経て先頭文
字（φ0 ）に戻り、２文字目（φ1 ）で終了する。最後
の演算対象文字（φ1 ）のアドレスがセットされたと
き、比較器１１３がアクティブとなり、演算処理が一巡
した事が判別される。そして、二番目の文字（φ1 ）が
終了した時点（比較器１１３の出力がアクティブからイ
ンアクティブに変化した時点）で演算回路１１１の動作
が終了する。
【００２４】以上のように類似度計算を開始するアドレ
スを管理することによって、類似度計算の開始文字のづ
れに対応できる。
スを管理することによって、類似度計算の開始文字のづ
れに対応できる。
【００２５】従って本実施例に従えば、複数の計算部を
類似度計算回路に内蔵することによって、ＣＰＵからの
類似度計算要求命令の実行待ちがなくなり、また、各計
算部における標準パターンを読み込むアドレスがずれて
も１つの記憶媒体中の全ての標準パターンをアクセスで
きるので、より高速な類似度計算を実行することができ
る。
類似度計算回路に内蔵することによって、ＣＰＵからの
類似度計算要求命令の実行待ちがなくなり、また、各計
算部における標準パターンを読み込むアドレスがずれて
も１つの記憶媒体中の全ての標準パターンをアクセスで
きるので、より高速な類似度計算を実行することができ
る。
【００２６】なお本実施例では、辞書メモリ１０１の標
準パターンを一巡して類似度計算を行ったかどうかを判
断するために比較器１１３を用いたが、本発明はこれに
限定されるものではない。例えば、図６に示すように、
外部より予め辞書メモリ１０１の文字数がセットされる
減進カウンタ１２１と１文字毎の標準パターンアクセス
終了を示すデコーダ１２２とを組み合わせて、辞書メモ
リ１０１のアクセスアドレスをデコードし、１文字アク
セス終了毎にパルス信号を発生し、減進カウンタ１２１
にセットされた値をカウントダウンし、そのカウンタ値
がゼロになった時に演算回路１１１の演算を終了させ外
部に演算終了を通知するような構成とすることもでき
る。また、図６のラッチ１１２は前述の実施例同様に、
計算部に演算開始信号ＳＴＡＲＴｎ入力を契機として、
辞書メモリ１１１をアクセスするアドレスをラッチして
演算回路１１１に演算開始を指示する。
準パターンを一巡して類似度計算を行ったかどうかを判
断するために比較器１１３を用いたが、本発明はこれに
限定されるものではない。例えば、図６に示すように、
外部より予め辞書メモリ１０１の文字数がセットされる
減進カウンタ１２１と１文字毎の標準パターンアクセス
終了を示すデコーダ１２２とを組み合わせて、辞書メモ
リ１０１のアクセスアドレスをデコードし、１文字アク
セス終了毎にパルス信号を発生し、減進カウンタ１２１
にセットされた値をカウントダウンし、そのカウンタ値
がゼロになった時に演算回路１１１の演算を終了させ外
部に演算終了を通知するような構成とすることもでき
る。また、図６のラッチ１１２は前述の実施例同様に、
計算部に演算開始信号ＳＴＡＲＴｎ入力を契機として、
辞書メモリ１１１をアクセスするアドレスをラッチして
演算回路１１１に演算開始を指示する。
【００２７】また本実施例では、第１〜第Ｎ計算部で扱
われる辞書メモリ１０１に格納されている標準パターン
に対するアクセス可能アドレスの範囲を制限することは
しなかったが本発明はこれに限定されるものではない。
例えば、図７に示すように各計算部１０９で辞書メモリ
１０１に格納されている標準パターンのアクセス可能範
囲を指定可能とする構成にすることもできる。
われる辞書メモリ１０１に格納されている標準パターン
に対するアクセス可能アドレスの範囲を制限することは
しなかったが本発明はこれに限定されるものではない。
例えば、図７に示すように各計算部１０９で辞書メモリ
１０１に格納されている標準パターンのアクセス可能範
囲を指定可能とする構成にすることもできる。
【００２８】図７において、１３１は第ｎ計算部１０９
が演算開始時に参照する辞書メモリ０１の先頭アドレス
をセットするラッチ、１３２は第ｎ計算部１０９が演算
終了直前に参照する辞書メモリ１０１の辞書アドレスを
セットするラッチ、そして、１３３、１３４は比較器で
ある。比較器１３３は先頭アドレス用ラッチ１３１の出
力値が辞書メモリ１０１をアクセスする為のカウンタ１
０２の出力と一致したかを判定する。演算開始信号ＳＴ
ＡＲＴｎがアクティブで比較器１３３の２つの入力が一
致した時に演算回路１１１が起動される。また、比較器
１３４は最終アドレス用ラッチ１３２の出力値が辞書メ
モリ１０１をアクセスする為のカウンタ１０２の出力と
一致したかを判定し、比較器１３４の２つの入力が一致
したとき、演算回路１１１の処理を終了させる。
が演算開始時に参照する辞書メモリ０１の先頭アドレス
をセットするラッチ、１３２は第ｎ計算部１０９が演算
終了直前に参照する辞書メモリ１０１の辞書アドレスを
セットするラッチ、そして、１３３、１３４は比較器で
ある。比較器１３３は先頭アドレス用ラッチ１３１の出
力値が辞書メモリ１０１をアクセスする為のカウンタ１
０２の出力と一致したかを判定する。演算開始信号ＳＴ
ＡＲＴｎがアクティブで比較器１３３の２つの入力が一
致した時に演算回路１１１が起動される。また、比較器
１３４は最終アドレス用ラッチ１３２の出力値が辞書メ
モリ１０１をアクセスする為のカウンタ１０２の出力と
一致したかを判定し、比較器１３４の２つの入力が一致
したとき、演算回路１１１の処理を終了させる。
【００２９】さらに上記実施例ではＮ個の計算部に内蔵
される演算回路１１１が実行する計算のアルゴリズムに
ついては特に説明しなかったが、それぞれの演算回路が
異なったアルゴリズムで動作するように構成しても良
い。この構成によって、１つの入力パターンを複数の異
なる計算部に入力しで異なったアルゴリズムに依る演算
出力を得ることができる。
される演算回路１１１が実行する計算のアルゴリズムに
ついては特に説明しなかったが、それぞれの演算回路が
異なったアルゴリズムで動作するように構成しても良
い。この構成によって、１つの入力パターンを複数の異
なる計算部に入力しで異なったアルゴリズムに依る演算
出力を得ることができる。
【００３０】尚、本発明は、複数の機器から構成される
システムに適用しても良いし、１つの機器から成る装置
に適用しても良い。また、本発明はシステム或は装置に
プログラムを供給することによって達成される場合にも
適用できることは言うまでもない。
システムに適用しても良いし、１つの機器から成る装置
に適用しても良い。また、本発明はシステム或は装置に
プログラムを供給することによって達成される場合にも
適用できることは言うまでもない。
【００３１】
【発明の効果】以上説明したように本発明によれば、１
つの辞書を複数の演算回路が共用して並行に類似度の演
算処理を行なう場合に、全ての演算回路に文字認識の対
象となる入力パターンが記憶されるのを待ちわせること
なく、各演算回路が互いに独立なタイミングで類似度演
算の開始と停止とを行なうので、辞書を重複して保持す
ることによる必要なメモリ容量が増大することを抑えつ
つ、よりトータルスループットを向上させた文字認識を
行なうことができるという効果がある。
つの辞書を複数の演算回路が共用して並行に類似度の演
算処理を行なう場合に、全ての演算回路に文字認識の対
象となる入力パターンが記憶されるのを待ちわせること
なく、各演算回路が互いに独立なタイミングで類似度演
算の開始と停止とを行なうので、辞書を重複して保持す
ることによる必要なメモリ容量が増大することを抑えつ
つ、よりトータルスループットを向上させた文字認識を
行なうことができるという効果がある。
【図１】本発明の代表的な実施例である文字認識装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】類似度計算回路部６の詳細な構成を示すブロッ
ク図である。
ク図である。
【図３】辞書メモリの内部構造を示す図である。
【図４】パターン類似度計算のトータルスループットを
示すタイムチャートである。
示すタイムチャートである。
【図５】辞書メモリアクセス中に演算開始信号が入力さ
れた場合の辞書メモリアクセス順序を示す図である。
れた場合の辞書メモリアクセス順序を示す図である。
【図６】第ｎ計算部の別の構成を示す図である。
【図７】第ｎ計算部のさらに別の構成を示す図である。
【図８】従来例に従う類似度計算回路部の構成を示すブ
ロック図である。
ロック図である。
１ ＣＰＵ ２ キーボード ３ ポインティングデバイス ４ ＲＯＭ ５ ＲＡＭ ６ 類似度計算回路 ７ イメージスキャナ ８ イメージスキャナインタフェース ９ ディスプレイ １０１ 辞書メモリ １０２ カウンタ １０３ 先頭アドレス用レジスタ １０４ 最終アドレス用レジスタ １０５ 比較器 １０６ 第１計算部 １０７ 第２計算部 １０８ 第Ｎ計算部 １０９ 第ｎ計算部 １１０ 入力パターンメモリ １１１ 演算回路 １１２ ラッチ １１３ 比較器
Claims (2)
- 【請求項１】 入力パターンを複数の演算回路各々に設
けられた記憶部に振り分けて記憶する記憶工程と、 １つの辞書 に格納された標準の文字パターンを前記複数
の演算回路に読み込むため、前記辞書のアドレスを指定
するカウンタのカウンタ値を、前記標準の文字パターン
を読み込む度にカウントアップするカウント工程と、 前記複数の演算回路各々では、各演算回路に設けられた
記憶部に記憶された入力パターンと前記辞書に格納され
た標準の文字パターンとの類似度を演算するために、各
演算回路が互いに独立したタイミングで前記辞書へのア
クセスを開始した時の前記辞書のアドレスを類似度演算
の停止条件として保持する保持工程と、 前記複数の演算回路各々において前記カウンタがカウン
トアップされる度に、前記類似度演算の停止条件を示す
アドレス値と前記カウンタが示すカウント値とを比較す
る比較工程と、 前記比較工程における比較結果、前記類似度演算の停止
条件を示すアドレス値と前記カウンタが示すカウント値
とが一致した前記演算回路では前記類似度の演算を停止
するよう制御する制御工程 とを有することを特徴とする
文字認識方法。 - 【請求項２】 振り分けられた入力パターンを記憶する
複数の演算手段各々に設けられた記憶手段と、 １つの辞書 に格納された標準の文字パターンを前記複数
の演算手段に読み込むため、前記辞書のアドレスを指定
するカウンタのカウンタ値を、前記標準の文字パターン
を読み込む度にカウントアップするカウントアップ手段
と、 前記複数の演算手段各々では各演算手段に設けられた前
記記憶手段に記憶された入力パターンと前記辞書に格納
された標準の文字パターンとの類似度を演算するため
に、各演算手段が互いに独立したタイミングで前記辞書
へのアクセスを開始した時の前記辞書のアドレスを類似
度演算の停止条件として保持する保持手段と、 前記複数の演算手段各々において前記カウンタがカウン
トアップされる度に、前記類似度演算の停止条件を示す
アドレス値と前記カウンタが示すカウント値とを比較す
る比較手段と、 前記比較手段による比較結果、前記類似度演算の停止条
件を示すアドレス値と前記カウンタが示すカウント値と
が一致した前記演算手段では前記類似度の演算を停止す
るよう制御する制御手段 とを有することを特徴とする文
字認識装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292650A JP3046111B2 (ja) | 1991-11-08 | 1991-11-08 | 文字認識方法及びその装置 |
| EP92310122A EP0541365B1 (en) | 1991-11-08 | 1992-11-05 | Character recognition method and apparatus |
| DE69230166T DE69230166T2 (de) | 1991-11-08 | 1992-11-05 | Verfahren und Gerät zur Zeichenerkennung |
| US08/235,150 US5465305A (en) | 1991-11-08 | 1994-04-28 | Character recognition method and apparatus for preparing a plurality of character recognition processes in parallel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292650A JP3046111B2 (ja) | 1991-11-08 | 1991-11-08 | 文字認識方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05128311A JPH05128311A (ja) | 1993-05-25 |
| JP3046111B2 true JP3046111B2 (ja) | 2000-05-29 |
Family
ID=17784530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3292650A Expired - Fee Related JP3046111B2 (ja) | 1991-11-08 | 1991-11-08 | 文字認識方法及びその装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5465305A (ja) |
| EP (1) | EP0541365B1 (ja) |
| JP (1) | JP3046111B2 (ja) |
| DE (1) | DE69230166T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193810A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 符号化データ復号方法および装置 |
| JPH09121278A (ja) * | 1995-10-26 | 1997-05-06 | Matsushita Electric Ind Co Ltd | 画像読取装置 |
| US7243165B2 (en) * | 2004-01-14 | 2007-07-10 | International Business Machines Corporation | Parallel pattern detection engine |
| JP2009070226A (ja) | 2007-09-14 | 2009-04-02 | Ricoh Co Ltd | マッチング装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988715A (en) * | 1975-10-24 | 1976-10-26 | International Business Machines Corporation | Multi-channel recognition discriminator |
| JPS55115174A (en) * | 1979-02-23 | 1980-09-04 | Hitachi Ltd | Character reader |
| JPS5822782B2 (ja) * | 1980-03-13 | 1983-05-11 | 株式会社東芝 | パタ−ン類似度計算装置 |
| JPS57137977A (en) * | 1981-02-18 | 1982-08-25 | Nec Corp | Similarity degree comparing circuit of character recognizing device |
| JPS5856911A (ja) * | 1981-10-01 | 1983-04-04 | Nippon Denso Co Ltd | カ−エアコン制御装置 |
| FR2561429B1 (fr) * | 1984-03-13 | 1986-09-19 | Trt Telecom Radio Electr | Dispositif d'adressage pour fournir a une memoire des codes d'adresse |
| JPH0642268B2 (ja) * | 1986-10-31 | 1994-06-01 | 日本電気株式会社 | 文字認識装置 |
| US5136662A (en) * | 1988-12-13 | 1992-08-04 | Matsushita Electric Industrial Co., Ltd. | Image processor for sequential processing of successive regions of an image |
| US5140538A (en) * | 1988-12-27 | 1992-08-18 | University Of Arkansas | Hybrid digital-analog computer parallel processor |
| JPH02173699A (ja) * | 1988-12-27 | 1990-07-05 | Oki Electric Ind Co Ltd | 音声認識装置 |
| JP2918579B2 (ja) * | 1989-11-07 | 1999-07-12 | キヤノン株式会社 | 画像処理装置 |
| US5257323A (en) * | 1991-05-29 | 1993-10-26 | Canon Kabushiki Kaisha | Selection agent for a symbol determination system with multiple character recognition processors |
-
1991
- 1991-11-08 JP JP3292650A patent/JP3046111B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-05 EP EP92310122A patent/EP0541365B1/en not_active Expired - Lifetime
- 1992-11-05 DE DE69230166T patent/DE69230166T2/de not_active Expired - Fee Related
-
1994
- 1994-04-28 US US08/235,150 patent/US5465305A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05128311A (ja) | 1993-05-25 |
| DE69230166D1 (de) | 1999-11-25 |
| EP0541365B1 (en) | 1999-10-20 |
| DE69230166T2 (de) | 2000-04-20 |
| EP0541365A3 (en) | 1993-11-10 |
| US5465305A (en) | 1995-11-07 |
| EP0541365A2 (en) | 1993-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495569A (en) | Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices | |
| US4400771A (en) | Multi-processor system with programmable memory-access priority control | |
| JP3038781B2 (ja) | メモリアクセス制御回路 | |
| US4219883A (en) | Cache memory control system | |
| US5045996A (en) | Multiprocessor cache memory housekeeping | |
| US5710933A (en) | System resource enable apparatus | |
| US4688188A (en) | Data storage apparatus for storing groups of data with read and write request detection | |
| EP0602807A2 (en) | Cache memory systems | |
| US5276829A (en) | Data processing system including cache memory for rapidly converting a logical address into a physical address using shared memory flag | |
| JP3046111B2 (ja) | 文字認識方法及びその装置 | |
| JPH05266177A (ja) | 描画装置 | |
| US4800490A (en) | Buffer storage control system having a priority circuit | |
| US5313576A (en) | Bit aligned data block transfer method and apparatus | |
| US5978897A (en) | Sequence operation processor employing multi-port RAMs for simultaneously reading and writing | |
| US5530818A (en) | Semiconductor integrated circuit device for optionally selecting the correspondence between a chip-select signal and address space | |
| JPS59112479A (ja) | キヤツシユメモリの高速アクセス方式 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| KR950013116B1 (ko) | 타이콤(ticom) 시스템의 록킹 장치와 록킹 제어 방법 | |
| JP3039554B2 (ja) | メモリアクセス回路及び出力装置 | |
| JP2597991B2 (ja) | 画像データ通信装置 | |
| JPH06149735A (ja) | データ受信制御装置 | |
| JPH11194969A (ja) | メモリ制御回路およびメモリ装置 | |
| JPH0512097A (ja) | メモリアクセス方法及び回路 | |
| JPH052523A (ja) | アクセス制御装置 | |
| JPH11184751A (ja) | メモリ制御回路及びメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000221 |
|
| LAPS | Cancellation because of no payment of annual fees |