JPS5838025A - 発振回路装置 - Google Patents
発振回路装置Info
- Publication number
- JPS5838025A JPS5838025A JP56136372A JP13637281A JPS5838025A JP S5838025 A JPS5838025 A JP S5838025A JP 56136372 A JP56136372 A JP 56136372A JP 13637281 A JP13637281 A JP 13637281A JP S5838025 A JPS5838025 A JP S5838025A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverting
- potential
- inverting circuit
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、絶縁ダート電界効果型トランジスタによる
反転回路を用いて構成された礪発振回路装置に関する。
反転回路を用いて構成された礪発振回路装置に関する。
ＣＭＯｇ−ＩＣなどの反転回路を用い九ｍａｓｌｖは、
低摩で構成が簡単で、広く使われておシ、例えば第１図
のように構成される。すなわち、第１の反転回路１１、
第ｊＯ反転回路１２、第３の反転回路１３を縦列接続し
、第２の反転回路１２の出力端Ｃと、第１の反転回路１
１の入力端ａをコンデン＋１９を介して接続し、第３の
反転回路１３の出力端ｄと第１の反転回路１１０入力端
ａを抵抗１８を介して接続する。
低摩で構成が簡単で、広く使われておシ、例えば第１図
のように構成される。すなわち、第１の反転回路１１、
第ｊＯ反転回路１２、第３の反転回路１３を縦列接続し
、第２の反転回路１２の出力端Ｃと、第１の反転回路１
１の入力端ａをコンデン＋１９を介して接続し、第３の
反転回路１３の出力端ｄと第１の反転回路１１０入力端
ａを抵抗１８を介して接続する。
第２図は、上記発振回路をさらに具体化して示し丸もの
で、第１．＃Ｉ２、第３の反転回路１１〜１３は、それ
ぞれ相補型絶縁グー） ＰＥＴ回路によって構成される
もので、第１の反転回路１１はＮチャンネルｒｇ’ｒｚ
１ｎおよびＰチャンネルＦＫＴｘｚｐ、第２の反転回路
１２はＮチャンネルＦＥＴＪｊｎおよびＰチャンネルＦ
Ｔ！、Ｔ１２ｐ、第３の反転回路ＺＪｌｉＮチャンネル
ＦＫＴＭｆｆ、および・ＰチャンネルＩＰＨＴ１ｓ、で
構成し、そのそれぞれに電源ｖＤＤ、および電源Ｖ１．
（接地電源）を供給する。そして、ＦＥＴ １１ｎ、
１１ｐのｆ−）相互の接続点ａが第１の反転回路ｚ１の
入力端となシ、このＦＩＣＴ ＩＩＨ，ｌｉｐの相互接
続点すを第２０反転回路１２のＦＩＴＪＪｎ、１２．の
ｆｆ−）接続点に接続、シ４．．以下同様に第２の反転
回路１２の出力端備を、第３の反転回路１３０入力端に
接続する。そして、この第３の反転回路１３の出力端ｄ
と上記点ａとの間に抵抗１８を接続し。
で、第１．＃Ｉ２、第３の反転回路１１〜１３は、それ
ぞれ相補型絶縁グー） ＰＥＴ回路によって構成される
もので、第１の反転回路１１はＮチャンネルｒｇ’ｒｚ
１ｎおよびＰチャンネルＦＫＴｘｚｐ、第２の反転回路
１２はＮチャンネルＦＥＴＪｊｎおよびＰチャンネルＦ
Ｔ！、Ｔ１２ｐ、第３の反転回路ＺＪｌｉＮチャンネル
ＦＫＴＭｆｆ、および・ＰチャンネルＩＰＨＴ１ｓ、で
構成し、そのそれぞれに電源ｖＤＤ、および電源Ｖ１．
（接地電源）を供給する。そして、ＦＥＴ １１ｎ、
１１ｐのｆ−）相互の接続点ａが第１の反転回路ｚ１の
入力端となシ、このＦＩＣＴ ＩＩＨ，ｌｉｐの相互接
続点すを第２０反転回路１２のＦＩＴＪＪｎ、１２．の
ｆｆ−）接続点に接続、シ４．．以下同様に第２の反転
回路１２の出力端備を、第３の反転回路１３０入力端に
接続する。そして、この第３の反転回路１３の出力端ｄ
と上記点ａとの間に抵抗１８を接続し。
点ａと点Ｃとの間にコンデンサ１９を接続する。
ｔｎｔ、第２の反転回路１２の出力端である点ｅＯ電位
がｖＤＤレベル、反転回路１３の出力端である点ｄの電
位はｖＩＩレベルとすると、ＦＩＣＴｌｌ、、 ＦＩＴ
１／Ｉｐ、 ＦＩＴ Ｊｊｎがそれぞれオン状態とな
シ、ＦＥＴ １１．、 ＦＩＴ １！、、ＦＥＴｚｓ、
がオフ状態となる。このため、ＶＤ、 −＋ ＦＩＣＴ
１ ｊ ｐ→点Ｃ→コンデンサ１９→点１→抵抗１８
→点ｄ→ＦＩＴ １ Ｂ１１−＋ Ｖ、、なる電流経路
が形成される。そして、コンデンサ１９に充電されてい
た電荷が放電され、点ａの電位が反転回路１１の閾値電
圧ｖｔｈｅに達すると、第１の反転回路１ｚの出力は反
転する。この直後、第２の反転回路１２の出力端である
点Ｃと、反転回路１３の出方端である点ｄの電位も反転
し、それぞれＶ レベル■ ｖＤＤレベルとなる。
がｖＤＤレベル、反転回路１３の出力端である点ｄの電
位はｖＩＩレベルとすると、ＦＩＣＴｌｌ、、 ＦＩＴ
１／Ｉｐ、 ＦＩＴ Ｊｊｎがそれぞれオン状態とな
シ、ＦＥＴ １１．、 ＦＩＴ １！、、ＦＥＴｚｓ、
がオフ状態となる。このため、ＶＤ、 −＋ ＦＩＣＴ
１ ｊ ｐ→点Ｃ→コンデンサ１９→点１→抵抗１８
→点ｄ→ＦＩＴ １ Ｂ１１−＋ Ｖ、、なる電流経路
が形成される。そして、コンデンサ１９に充電されてい
た電荷が放電され、点ａの電位が反転回路１１の閾値電
圧ｖｔｈｅに達すると、第１の反転回路１ｚの出力は反
転する。この直後、第２の反転回路１２の出力端である
点Ｃと、反転回路１３の出方端である点ｄの電位も反転
し、それぞれＶ レベル■ ｖＤＤレベルとなる。
このようＫ、コンデンサ１９が放電されると、点ａの電
位はｖ、、となるが、ＶＤＤ−） ＦＩＴ ｌ ３．−
）点ｄ→低抵抗８→点ａ→コンデンサ１９→点喝→ＦＥ
Ｔ１２１→ｖｓｇｆｋる電流経路が形成され、コンデン
サ１９と抵抗１８で定まる時定数でコンデンサ１８が充
電され、点ａの電位が徐々に上昇する。そして、点ａの
電位が反転回路１１の閾値電圧ＶｔｈｅＫ達すると、反
転回路１１の出力端すの電位が反転し、初めの状１１に
戻シ、発振動作が継続される。なお、この回路の各点ａ
〜ｄｏ電位変化は、それぞれ第３図の（ａ）〜（ｄ）
Ｋ示すようＫなる。
位はｖ、、となるが、ＶＤＤ−） ＦＩＴ ｌ ３．−
）点ｄ→低抵抗８→点ａ→コンデンサ１９→点喝→ＦＥ
Ｔ１２１→ｖｓｇｆｋる電流経路が形成され、コンデン
サ１９と抵抗１８で定まる時定数でコンデンサ１８が充
電され、点ａの電位が徐々に上昇する。そして、点ａの
電位が反転回路１１の閾値電圧ＶｔｈｅＫ達すると、反
転回路１１の出力端すの電位が反転し、初めの状１１に
戻シ、発振動作が継続される。なお、この回路の各点ａ
〜ｄｏ電位変化は、それぞれ第３図の（ａ）〜（ｄ）
Ｋ示すようＫなる。
ここで第２図の回路で消費される電流について考えてみ
る。まず１、コンデンサ１９の充放電電流が掲げられる
。さらに反転回路１１で消費される電流が考えられる。
る。まず１、コンデンサ１９の充放電電流が掲げられる
。さらに反転回路１１で消費される電流が考えられる。
反転回路１ノでは点ａの電位が抵抗１８とコンデンサ１
９で分割され、第３図（１）Ｋ示すように反転回路１１
の閾値付近の電位にある時間が長い。このように閾値付
近の電位にあるとき１反転回路１１のＦＩＣＴ１１！ｌ
、 ＦＩＣＴ １１，０どちらＯＦＥＴも遷移状ＩＫＴ
。
９で分割され、第３図（１）Ｋ示すように反転回路１１
の閾値付近の電位にある時間が長い。このように閾値付
近の電位にあるとき１反転回路１１のＦＩＣＴ１１！ｌ
、 ＦＩＣＴ １１，０どちらＯＦＥＴも遷移状ＩＫＴ
。
シ、ｖＤＤ−＋ｒＥＴ１１ｐ→点ｂ −＋ ＦＩＴ １
１．→Ｖ、、なる直流電流経路を経て、回路動作ＫＷ＊
関係のない直流電流が流れる。すなわち、上記の２つの
電流成分がｃｇｏｇで構成された〇Ｒ発振回路の消費電
流の主なものとなシ、また一般に電卓用口の８−Ｌ８Ｉ
Ｋ内蔵されているＣＲ発振回路で消費されている電流
は、２００１台で数μＡ程度である。
１．→Ｖ、、なる直流電流経路を経て、回路動作ＫＷ＊
関係のない直流電流が流れる。すなわち、上記の２つの
電流成分がｃｇｏｇで構成された〇Ｒ発振回路の消費電
流の主なものとなシ、また一般に電卓用口の８−Ｌ８Ｉ
Ｋ内蔵されているＣＲ発振回路で消費されている電流
は、２００１台で数μＡ程度である。
ところで、従来よ抄例えば電卓用ＬｌｉｌＩ等では、Ｌ
８Ｉの高集積化、太陽電池による駆動化などの要求を満
九すため、ＬＳＩ全体の低消費電流化が求められている
。ＣＭＯＢにおいては、その１対のＦＩＣＴの一方がオ
ン状態であれば、他方のＦＥＴがオフ状態であるため、
一般に消費電流が極めて小さいという特長がある。しか
し、上記のように、＃Ｉ１図、第２図に示す回路では、
第１の反転回路１１を構成するＦｌｉＴ １１！ｌ、１
１ｐが遷移状態であるときに、ＶＤＤからｖｌ、へと直
流電流が流れる状態にあり、必然的に消費電力が増大す
る。
８Ｉの高集積化、太陽電池による駆動化などの要求を満
九すため、ＬＳＩ全体の低消費電流化が求められている
。ＣＭＯＢにおいては、その１対のＦＩＣＴの一方がオ
ン状態であれば、他方のＦＥＴがオフ状態であるため、
一般に消費電流が極めて小さいという特長がある。しか
し、上記のように、＃Ｉ１図、第２図に示す回路では、
第１の反転回路１１を構成するＦｌｉＴ １１！ｌ、１
１ｐが遷移状態であるときに、ＶＤＤからｖｌ、へと直
流電流が流れる状態にあり、必然的に消費電力が増大す
る。
この発明は上記のような点を鑑みなされたもので、構成
が容易で低消費電流のＣＲ回路を用い走発振回路装置を
提供するものである。
が容易で低消費電流のＣＲ回路を用い走発振回路装置を
提供するものである。
以下図面を参照してこの発明の一実施例を説明する。第
４図はその構成を示すもので、相補型絶縁？−）ＦＩＴ
回路によって構成された第１の反転回路１１、第２の反
転回路１２および第３の反転回路１３が第２図の場合と
同様に構成され縦列接続されている。ｉた、第１の反転
回路１１０入力点ａは抵抗１８を介して第３の反転回路
１３の出力点ｄと接続され、さらに反転回路１２の出力
点Ｃとの間にはコンデンサ１９が接続されている。さら
に１反転回路１１のＮチャンネルＦＥＴＩＩ、は直列に
もう一段のＮチャンネルＦＥＴＺＪｎを介してＶ□（接
地電位）と接続され、また、ＰチャンネルＦＥＴｒ１ｐ
も同様にもう一段のＰチャンネルＦｌｌ：Ｔｌｉ、を介
して電源ｖ０と接続される。またこれらのｌＰＥＴ１４
．．１りの？−）は、いずれも第３の反転回路１ｓの出
力点ｄと接続される。
４図はその構成を示すもので、相補型絶縁？−）ＦＩＴ
回路によって構成された第１の反転回路１１、第２の反
転回路１２および第３の反転回路１３が第２図の場合と
同様に構成され縦列接続されている。ｉた、第１の反転
回路１１０入力点ａは抵抗１８を介して第３の反転回路
１３の出力点ｄと接続され、さらに反転回路１２の出力
点Ｃとの間にはコンデンサ１９が接続されている。さら
に１反転回路１１のＮチャンネルＦＥＴＩＩ、は直列に
もう一段のＮチャンネルＦＥＴＺＪｎを介してＶ□（接
地電位）と接続され、また、ＰチャンネルＦＥＴｒ１ｐ
も同様にもう一段のＰチャンネルＦｌｌ：Ｔｌｉ、を介
して電源ｖ０と接続される。またこれらのｌＰＥＴ１４
．．１りの？−）は、いずれも第３の反転回路１ｓの出
力点ｄと接続される。
このように構成され六回路で、点ＣがＶＤりレベル、点
すがｖ０レベル、点ｄがＶ□レイルにあシ、ここでコン
デンサ１８の放電により、点ａの電位が第５図（、）に
示すように徐々に下降するとする。このとき、ｄ点の電
位はローレベルにある丸め、第１の反転回路１１の電源
部に接続されテイルＦＥＴ１４１にはオフ状態、ＦＫＴ
ｆ４ｐａオン状態となシ、点ａの電位がｖＤＤ ” ｖ
ｔｈｐ（ｖｔｈｐ ＜ ｏ 、 ｖｙｒｒ １１．の閾
値電圧）に近づく電位蝶反転しｖＤＤレベルとなる。こ
のとき、ＦＥＴ１４．はオフ状態であるので、第１の反
転回路１ｚのＦＩＴ ｌｌｎ、Ｉｌｐが徐々に遷移状態
になり反転するまで、第１の反転回路１１のＦＩＣＴｌ
ｌｎ、 １１．を通じテｖＤＤからｖｓｇまで抜ける
直流電流経路が形成されず、極めて小さい消費電流で第
１の反転回路１１は反転する。このようにして、点ｔの
電位がｖＤＤレベルからｖ、、レベルに反転すると、直
ちＫ、反転回路１２、反転回路ＩＳの出力も反転し、よ
って、反転回路１１の電源部に接続されているＦＥＴ
１４ｎ、 １４゜も、ｌ！”ＮＴ１４ｎがオン状態、Ｆ
ｌｅＴ １りがオフ状態となる。
すがｖ０レベル、点ｄがＶ□レイルにあシ、ここでコン
デンサ１８の放電により、点ａの電位が第５図（、）に
示すように徐々に下降するとする。このとき、ｄ点の電
位はローレベルにある丸め、第１の反転回路１１の電源
部に接続されテイルＦＥＴ１４１にはオフ状態、ＦＫＴ
ｆ４ｐａオン状態となシ、点ａの電位がｖＤＤ ” ｖ
ｔｈｐ（ｖｔｈｐ ＜ ｏ 、 ｖｙｒｒ １１．の閾
値電圧）に近づく電位蝶反転しｖＤＤレベルとなる。こ
のとき、ＦＥＴ１４．はオフ状態であるので、第１の反
転回路１ｚのＦＩＴ ｌｌｎ、Ｉｌｐが徐々に遷移状態
になり反転するまで、第１の反転回路１１のＦＩＣＴｌ
ｌｎ、 １１．を通じテｖＤＤからｖｓｇまで抜ける
直流電流経路が形成されず、極めて小さい消費電流で第
１の反転回路１１は反転する。このようにして、点ｔの
電位がｖＤＤレベルからｖ、、レベルに反転すると、直
ちＫ、反転回路１２、反転回路ＩＳの出力も反転し、よ
って、反転回路１１の電源部に接続されているＦＥＴ
１４ｎ、 １４゜も、ｌ！”ＮＴ１４ｎがオン状態、Ｆ
ｌｅＴ １りがオフ状態となる。
この後位点亀の電位が抵抗１８とコンデンサ１９０時定
数で上昇してゆく。そして、上記のように第１の反転回
路１１の電源部のＦＥＴｌｄｎ社オン状態、ＦＩＴ １
４ｐはオフ状態なので、点ａの電位が、ＶｔｈＮ（Ｖｔ
ｈＮ＞ ｏ 、 ＦＩＴ １１ｎ（７） 閾値電圧）Ｋ
近づくと、その出方の点すの電位はＶ□レベルに反転し
て、最初の状態に戻り、発振動作が継続される。そして
このときも、上記の点Ｃの電位がｖＤＤレベルからｖｌ
、レベルに変化した場合と同様Ｋ、第３の反転回路１３
の状態が変化するまでｒｇ’ｒｒ＊、がオフ状態゛のた
め、第１の反転回路のＰＫ’ｒ ｚ ｓ ｎ 、 Ｊ
Ｊ Ｐが遷移状態となっても、ここに電源ｖＤＤからｖ
ｏまで通じる直流電流経路は、ｌＰＥＴ１４．で速断さ
れ形成されない、従って１糎めて小さい消費電流で、第
１の反転回路１１は動作することができる。
数で上昇してゆく。そして、上記のように第１の反転回
路１１の電源部のＦＥＴｌｄｎ社オン状態、ＦＩＴ １
４ｐはオフ状態なので、点ａの電位が、ＶｔｈＮ（Ｖｔ
ｈＮ＞ ｏ 、 ＦＩＴ １１ｎ（７） 閾値電圧）Ｋ
近づくと、その出方の点すの電位はＶ□レベルに反転し
て、最初の状態に戻り、発振動作が継続される。そして
このときも、上記の点Ｃの電位がｖＤＤレベルからｖｌ
、レベルに変化した場合と同様Ｋ、第３の反転回路１３
の状態が変化するまでｒｇ’ｒｒ＊、がオフ状態゛のた
め、第１の反転回路のＰＫ’ｒ ｚ ｓ ｎ 、 Ｊ
Ｊ Ｐが遷移状態となっても、ここに電源ｖＤＤからｖ
ｏまで通じる直流電流経路は、ｌＰＥＴ１４．で速断さ
れ形成されない、従って１糎めて小さい消費電流で、第
１の反転回路１１は動作することができる。
上記のようにこの発明によれば、従来の反転回路を用い
た〇Ｒ発憑回路の、コンデンサの充放電電圧を入力され
る第１段目の反転回路のｖＤＤとｖ、、のそれぞれの電
源部に、直列にＦＩＴダート回路を挿入することＫよシ
、上記第１の反転回路が遷移状態となっても、電源ｖＤ
Ｄとｖｏを通じる直流電流経路が速断され９発振回路の
有意な電流がコンデンサの充放電電流だけとなるような
、低消費電流で構成の簡単な０１回路による発振回路装
置を提供することができる。
た〇Ｒ発憑回路の、コンデンサの充放電電圧を入力され
る第１段目の反転回路のｖＤＤとｖ、、のそれぞれの電
源部に、直列にＦＩＴダート回路を挿入することＫよシ
、上記第１の反転回路が遷移状態となっても、電源ｖＤ
Ｄとｖｏを通じる直流電流経路が速断され９発振回路の
有意な電流がコンデンサの充放電電流だけとなるような
、低消費電流で構成の簡単な０１回路による発振回路装
置を提供することができる。
第１図は従来の発振回路装置を説明する構成図、第２図
は第１図の装置を具体化して示し九回路図、第３図の（
、）〜（ｄ）はそれぞれ上記従来例の各点の電位を示す
図、第４図はこの発明の一実施例に係る発振回路装置を
示す回路図、第５図の（、）〜（ｄ）はそれぞれこの実
施例の各点における電位変化を示す図である。 １１・・・第１の反転回路、１′２・・・第２の反転回
路、ｚ３・・・第３の反転回路、１８・・・抵抗、ｚ９
・・・コンデンサ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第４図 、１８ 第３図 篇５図
は第１図の装置を具体化して示し九回路図、第３図の（
、）〜（ｄ）はそれぞれ上記従来例の各点の電位を示す
図、第４図はこの発明の一実施例に係る発振回路装置を
示す回路図、第５図の（、）〜（ｄ）はそれぞれこの実
施例の各点における電位変化を示す図である。 １１・・・第１の反転回路、１′２・・・第２の反転回
路、ｚ３・・・第３の反転回路、１８・・・抵抗、ｚ９
・・・コンデンサ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第４図 、１８ 第３図 篇５図
Claims (2)
- （１）縦列接続され念、第１、第２、第３の反、転回路
と、上記第１の反転回路の入力端子と第３０反転回路の
出力端子の間に接続され九抵抗と、上記第１の反転回路
の入力端子と第２の反転回路の出力端子の間に接続され
九コンデンサと、上記第１の反転回路の入力端子の電位
が一方の電位から他方の電位へ遷移する状態で第１の反
転回路への他方の電位を与える回路を閉じ、上記一方の
電位を与える回路のみを開＜ｆｆ−）手段とを具備する
ことを特徴とする発振回路装置・ - （２）上記ｊＩｌの反転回路は、１対の絶縁ダート電界
効果トランジスタを用い九相補型の回路で構成し、上記
１対のトランジスタそれぞれに対して電位を与える回路
にそれぞれ他の絶縁ダート電界効果トランジスタを直列
に挿入し、この絶縁？−）電界効果トランジスタの？−
）に、上記第２あるいは第３の反転回路の出力信号を供
給し、ｒ−）制御するようＫした特許請求の範囲第１項
記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136372A JPS5838025A (ja) | 1981-08-31 | 1981-08-31 | 発振回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136372A JPS5838025A (ja) | 1981-08-31 | 1981-08-31 | 発振回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5838025A true JPS5838025A (ja) | 1983-03-05 |
Family
ID=15173617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136372A Pending JPS5838025A (ja) | 1981-08-31 | 1981-08-31 | 発振回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838025A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04346592A (ja) * | 1991-05-24 | 1992-12-02 | Matsushita Electric Ind Co Ltd | 画面合成用キー信号発生装置 |
| JP2009246793A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Microelectronics Ltd | Ｃｒ発振回路 |
-
1981
- 1981-08-31 JP JP56136372A patent/JPS5838025A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04346592A (ja) * | 1991-05-24 | 1992-12-02 | Matsushita Electric Ind Co Ltd | 画面合成用キー信号発生装置 |
| JP2009246793A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Microelectronics Ltd | Ｃｒ発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6762957B2 (en) | Low clock swing latch for dual-supply voltage design | |
| JPH031609A (ja) | 電源電圧に無関係な周波数を有するリング発振器 | |
| EP0259861B1 (en) | Buffer circuit operable with reduced power consumption | |
| US4260959A (en) | FET Relaxation oscillator with reduced sensitivity to supply voltage and threshold variations | |
| US4728820A (en) | Logic state transition detection circuit for CMOS devices | |
| US4649292A (en) | CMOS power-on detecting circuit | |
| JPH0498173A (ja) | 半導体回路 | |
| JPH04230121A (ja) | ＢｉＣＭＯＳ用出力回路 | |
| CA1068820A (en) | Low power detector circuit | |
| JPS5838025A (ja) | 発振回路装置 | |
| US4477735A (en) | Fast MOS driver stage for digital signals | |
| JPH0786917A (ja) | インバータ回路 | |
| JPS5940397A (ja) | デ−タ読み出し回路 | |
| JP2842329B2 (ja) | 電圧レベルシフト回路 | |
| KR960702698A (ko) | 전자 회로(CMOS input with Vcc compensated dynamic threshold) | |
| KR940003836B1 (ko) | 데이타 감지회로 | |
| JPS59119589A (ja) | 差動増幅器 | |
| JPH06338191A (ja) | センス増幅回路及びその駆動方法 | |
| KR960003894Y1 (ko) | 노아 게이트 구조 | |
| JPH0795046A (ja) | Ｃｍｏｓ型インバータ回路 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JPS63314914A (ja) | 半導体集積回路 | |
| JPS5945720A (ja) | Ｃｍｏｓ論理回路 | |
| JPS6083419A (ja) | 出力バツフア回路 | |
| KR100367528B1 (ko) | 반도체 집적회로 장치 |