JPS5833835A - パタ−ン検査方法 - Google Patents
パタ−ン検査方法Info
- Publication number
- JPS5833835A JPS5833835A JP56131529A JP13152981A JPS5833835A JP S5833835 A JPS5833835 A JP S5833835A JP 56131529 A JP56131529 A JP 56131529A JP 13152981 A JP13152981 A JP 13152981A JP S5833835 A JPS5833835 A JP S5833835A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- window
- circuit
- covered
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims description 12
- 230000007547 defect Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 8
- 230000002950 deficient Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパターン検査方法に関する。
従来、半導体製品の製造過程においてレチクルの検査を
行う場合、様々な方法でパターンの検査か行われている
。
行う場合、様々な方法でパターンの検査か行われている
。
しかしながら、従来の検査方法では、パターンの内側に
欠陥がある場合にはその欠陥を検出できるが、パターン
の角部に欠けや出張シのような欠陥がある場合にその欠
陥を検出することかできなかった。
欠陥がある場合にはその欠陥を検出できるが、パターン
の角部に欠けや出張シのような欠陥がある場合にその欠
陥を検出することかできなかった。
その大め、従来はパターンの欠陥検出の確実性が必ずし
も保証されず、ウェハのプローブ歩留〕が低下するシそ
れがあった。
も保証されず、ウェハのプローブ歩留〕が低下するシそ
れがあった。
本発明の目的は、前記従来技術の課題を解決し、パター
ンの欠陥検出全確実に行い、ウェハのグローフ歩留シを
同上名せることのできるパターン検査方法全提供するこ
とＫある。
ンの欠陥検出全確実に行い、ウェハのグローフ歩留シを
同上名せることのできるパターン検査方法全提供するこ
とＫある。
この目的を達成するため、本発明によるパターン検査方
法は、２つのパターンを比較し、一方または両方のパタ
ーンの角部の有無に基づいてパターンの欠陥の有無を検
出する４のである。この場合、両方のパターンに角部が
あるときには欠陥なしとし、一方のパターンのみに角部
があるときには欠陥あシとすること１％徴とするもので
ある。
法は、２つのパターンを比較し、一方または両方のパタ
ーンの角部の有無に基づいてパターンの欠陥の有無を検
出する４のである。この場合、両方のパターンに角部が
あるときには欠陥なしとし、一方のパターンのみに角部
があるときには欠陥あシとすること１％徴とするもので
ある。
以下、本発明全図面に示す実施例に従って詳細に説明す
る。
る。
＃ｌ１図と第２図は本発明の原理を示す説明図である。
丁なわち、本発明は２つのパターンを比較シ、一方また
は両方の角部の有無に基づいてパターンの欠陥の有無を
検出するものである。ｆａ１図（４））、＠に示すよう
に、２つのＬ形のパターン認識用の窓ム會、ム１、ＢＩ
、Ｂ雪のうち、一方の窓ＡＩ、ム曹にてはパターンＰ
ｌｓＰＮで覆われていないが、他方の窓Ｂｌ 、Ｂｌに
ついてはパターンＰ Ｉ ％Ｐ−で全体的に覆われてい
る場合には、正常な角部と認識する。そして、第１図（
４））と申）の両方についてこのような正常な角Ｓが存
在する場合には、正常、すなわち欠陥なし、と判定する
。
は両方の角部の有無に基づいてパターンの欠陥の有無を
検出するものである。ｆａ１図（４））、＠に示すよう
に、２つのＬ形のパターン認識用の窓ム會、ム１、ＢＩ
、Ｂ雪のうち、一方の窓ＡＩ、ム曹にてはパターンＰ
ｌｓＰＮで覆われていないが、他方の窓Ｂｌ 、Ｂｌに
ついてはパターンＰ Ｉ ％Ｐ−で全体的に覆われてい
る場合には、正常な角部と認識する。そして、第１図（
４））と申）の両方についてこのような正常な角Ｓが存
在する場合には、正常、すなわち欠陥なし、と判定する
。
一方、ｔｓ２図の場合には、まず第２図（４）に示す窓
ム１についてはパターンＰ３で榎われておらず、ｊｌＥ
Ｂ ＩはパターンＰ１で全体的に橿われているものの
、第２図（至）の如く窓ム層につｂてはパターンＰ４で
覆われておらず、また窓Ｂ１はパターンＰ４で一部しか
覆われていない。丁なわち、第２図の場合には、仏）の
例では正常な角部が存在するが、（２）の例ではパター
ンＰ４の角ｓＫ欠けがあることにより窓Ｂｌが一部しか
覆われていないので、正常な角部とは言えず、パターン
Ｐ４は欠陥あり、と判定されることになる。
ム１についてはパターンＰ３で榎われておらず、ｊｌＥ
Ｂ ＩはパターンＰ１で全体的に橿われているものの
、第２図（至）の如く窓ム層につｂてはパターンＰ４で
覆われておらず、また窓Ｂ１はパターンＰ４で一部しか
覆われていない。丁なわち、第２図の場合には、仏）の
例では正常な角部が存在するが、（２）の例ではパター
ンＰ４の角ｓＫ欠けがあることにより窓Ｂｌが一部しか
覆われていないので、正常な角部とは言えず、パターン
Ｐ４は欠陥あり、と判定されることになる。
次に、本発明によシ２つのパターンを比較検ｌする場合
について説明する。この場合、第３図に示すように、２
つのパターンＰａ” ｂ の角部ヲＩ！識し、比較検
査部（ｔＣおいて比較検査全行い、欠陥の有無を判定す
る。比較検査部Ｃは第４図に示すような論理回路で構成
できる。
について説明する。この場合、第３図に示すように、２
つのパターンＰａ” ｂ の角部ヲＩ！識し、比較検
査部（ｔＣおいて比較検査全行い、欠陥の有無を判定す
る。比較検査部Ｃは第４図に示すような論理回路で構成
できる。
９４図はこのような欠陥の有無全判定するパターン検査
装置の一実施例を示す図である。この実施例において、
たとえば上半分は９３図の左側のパターンＰａの角部を
認識し、下半分は右側のパターンＰｂの角部ｔ−認識す
る。そのため、上半分側の認識用の窓ム１とＢａはそれ
ぞれ、１．２．３、番、１４．２４．３４、および２１
．２２．３２の７ドレスを付した複数個のセグメントに
区分ちれている。そして、窓ム１１Ｉのセグメントは令
々ムＮＤ回路１０の各人力端子に接続ちれ、−万態Ｂ１
側の各セグメントは各ＮＯ！回路１２ｔ−介してム１ｉ
Ｄ回路１４に接続されている。これらの両ムＮＤ回路１
０．１４の出力端子は二人力のＡＮＤ回１１１６０入力
端子に接続され、このムｌｉＤ回路１６０出力瑠子は二
人力のＡＮＤ回路１Ｂの一方の入力端子ｔｔＣ＠続嘔れ
てｂる。
装置の一実施例を示す図である。この実施例において、
たとえば上半分は９３図の左側のパターンＰａの角部を
認識し、下半分は右側のパターンＰｂの角部ｔ−認識す
る。そのため、上半分側の認識用の窓ム１とＢａはそれ
ぞれ、１．２．３、番、１４．２４．３４、および２１
．２２．３２の７ドレスを付した複数個のセグメントに
区分ちれている。そして、窓ム１１Ｉのセグメントは令
々ムＮＤ回路１０の各人力端子に接続ちれ、−万態Ｂ１
側の各セグメントは各ＮＯ！回路１２ｔ−介してム１ｉ
Ｄ回路１４に接続されている。これらの両ムＮＤ回路１
０．１４の出力端子は二人力のＡＮＤ回１１１６０入力
端子に接続され、このムｌｉＤ回路１６０出力瑠子は二
人力のＡＮＤ回路１Ｂの一方の入力端子ｔｔＣ＠続嘔れ
てｂる。
次に％第１図の下半分側の認識用の窓ＡいＢｂもそれぞ
れ、１．２．３、番、１４．２４．３４および２１．２
２．３２のアドレスを付した複数個のセグメントに区分
されてｂる。そして、窓ム１ＩＬＩＩのセグメントの各
々はＡＮＤ回路２０の各入力端子に接続嘔れ、−万態Ｂ
＆側の各セグメントは各ＮＯ？回路２２’ｉ介してＡＮ
Ｄ回路２４の各入力端子に接続されてｂる。両ＡＮＩ）
回路２０．２４の出力端子は二人力のＡＮＤ回路２６の
入力端子Ｋｗ！続嘔れ、このムＭＤ回路２６の出力端子
は前記二人力のムＮＤ回路１８の他方の入力端子に接続
逼れて＾る。
れ、１．２．３、番、１４．２４．３４および２１．２
２．３２のアドレスを付した複数個のセグメントに区分
されてｂる。そして、窓ム１ＩＬＩＩのセグメントの各
々はＡＮＤ回路２０の各入力端子に接続嘔れ、−万態Ｂ
＆側の各セグメントは各ＮＯ？回路２２’ｉ介してＡＮ
Ｄ回路２４の各入力端子に接続されてｂる。両ＡＮＩ）
回路２０．２４の出力端子は二人力のＡＮＤ回路２６の
入力端子Ｋｗ！続嘔れ、このムＭＤ回路２６の出力端子
は前記二人力のムＮＤ回路１８の他方の入力端子に接続
逼れて＾る。
本実施例の動作について説明すると、認識用の窓ム１、
ムｂ’ Ｂａ’ Ｂｂの各セグメントは、該セグメント
がパターンＰ ｔたけＰｂで全く覆われていない場合に
は論理％ １１ ＊出力し、完全に覆われている場合に
は論理％ ｏ ｚ ＊出力する。したがって・最終的に
ＡＮＤ回路１Ｂからの出方が論Ｊｉｌ’ｌ’となれば、
正常な角部を持つパターンであると判定場れる仁とにな
る。
ムｂ’ Ｂａ’ Ｂｂの各セグメントは、該セグメント
がパターンＰ ｔたけＰｂで全く覆われていない場合に
は論理％ １１ ＊出力し、完全に覆われている場合に
は論理％ ｏ ｚ ＊出力する。したがって・最終的に
ＡＮＤ回路１Ｂからの出方が論Ｊｉｌ’ｌ’となれば、
正常な角部を持つパターンであると判定場れる仁とにな
る。
丁なわち、まず第４図の上半分の窓ム１、Ｂ１について
説明丁れば、窓Ａ＆の全セグメントがパターンＰａＫよ
り全く覆われていない場合、ムＮＤ回路ｌＯからの出方
は論理％ ｔ １となる。一方、窓Ｂ＆の全セグメント
がパターンＰ＆の角部にょシ完全に覆われている場合に
は、各Ｎ０７回路１２の存在により各セグメントからの
出方は論ＪＪ ％ ｏ １から９１′に反転し、ＡＮＤ
回路１４の出方は論理１１′と表る。七の結果、ムＭｌ
）回路１６の出力も論Ｍ’ ｌ’となるので、ＡＮＤ回
路１Ｂからの出力を論理％ １１にする友めには、下半
分側のＡＮＤ回［２６の出力か論理１１′であればよく
、この場合にも窓Ａｂ１Ｂｂか前記窓五〇、Ｂ＆と同一
条件であればよい。そして、このような場合には１、Ａ
ＮＤ回路１８からの出力が論理１１′であることにょシ
・パターンＰ＆、Ｐｂの角部は正常で、欠陥なしと判定
δれることになる。
説明丁れば、窓Ａ＆の全セグメントがパターンＰａＫよ
り全く覆われていない場合、ムＮＤ回路ｌＯからの出方
は論理％ ｔ １となる。一方、窓Ｂ＆の全セグメント
がパターンＰ＆の角部にょシ完全に覆われている場合に
は、各Ｎ０７回路１２の存在により各セグメントからの
出方は論ＪＪ ％ ｏ １から９１′に反転し、ＡＮＤ
回路１４の出方は論理１１′と表る。七の結果、ムＭｌ
）回路１６の出力も論Ｍ’ ｌ’となるので、ＡＮＤ回
路１Ｂからの出力を論理％ １１にする友めには、下半
分側のＡＮＤ回［２６の出力か論理１１′であればよく
、この場合にも窓Ａｂ１Ｂｂか前記窓五〇、Ｂ＆と同一
条件であればよい。そして、このような場合には１、Ａ
ＮＤ回路１８からの出力が論理１１′であることにょシ
・パターンＰ＆、Ｐｂの角部は正常で、欠陥なしと判定
δれることになる。
これに対し、パターンＰ＆またはＰｂの角部に欠けが存
在する場合には、窓Ｂ＆またはＢｂがパターン角部で完
全Ｋｌｊｉわれないので、ムＮＤ回路１４また１ｊ２４
、したがってムＩＤ回路１６または２６、ひいては最終
的にムＭＤ回路１Ｂの出力が論理％６１となり、そのパ
ターンは欠陥らりと判定毛れることになる。また、パタ
ーンＰａＩｔＦｉＰｂの角ｉＩＫ出張シ部が存在するこ
とにより、窓ム１またはム、のセグメントの全部または
−Ｓがパターン角部で覆われると、ムＭＤ回路ｌＯまた
は２０、したがってムＮＤ回路・１６または２６、ひい
ては最終的にムＮＤ回路１８の出力が論理′０／！とな
り、この場合もパターン角部に欠陥ありと判定される。
在する場合には、窓Ｂ＆またはＢｂがパターン角部で完
全Ｋｌｊｉわれないので、ムＮＤ回路１４また１ｊ２４
、したがってムＩＤ回路１６または２６、ひいては最終
的にムＭＤ回路１Ｂの出力が論理％６１となり、そのパ
ターンは欠陥らりと判定毛れることになる。また、パタ
ーンＰａＩｔＦｉＰｂの角ｉＩＫ出張シ部が存在するこ
とにより、窓ム１またはム、のセグメントの全部または
−Ｓがパターン角部で覆われると、ムＭＤ回路ｌＯまた
は２０、したがってムＮＤ回路・１６または２６、ひい
ては最終的にムＮＤ回路１８の出力が論理′０／！とな
り、この場合もパターン角部に欠陥ありと判定される。
このように、Ｂａ図の左ｌＩまたは右側（第４図の上半
分または下半分）のいずれかのパターンＰ１、Ｐｂの角
Ｗ＄正常でなければ（丁なわち、角Ｓかなければ）、七
のパターンは欠陥らりと判定場れ、両方か正常であれば
（丁なわち角部があれば）、そのパターンは欠陥なしと
判定される。
分または下半分）のいずれかのパターンＰ１、Ｐｂの角
Ｗ＄正常でなければ（丁なわち、角Ｓかなければ）、七
のパターンは欠陥らりと判定場れ、両方か正常であれば
（丁なわち角部があれば）、そのパターンは欠陥なしと
判定される。
以上説明したように、本発明によれば、ノ（ターンの角
部の欠けや出張りの如き欠陥を確実に検出でき、欠陥検
出の確実性の同上によシウエーハのプローブ歩留りを回
上嘔ぜることができる。本発明は、パターン座標には限
定嘔れず、パターンが第１象限〜第４象限のいずこＫあ
る場合も適用でき、パターンが原点といかなる角度の位
置にあるものにも適用できるものである。
部の欠けや出張りの如き欠陥を確実に検出でき、欠陥検
出の確実性の同上によシウエーハのプローブ歩留りを回
上嘔ぜることができる。本発明は、パターン座標には限
定嘔れず、パターンが第１象限〜第４象限のいずこＫあ
る場合も適用でき、パターンが原点といかなる角度の位
置にあるものにも適用できるものである。
第１図体）、（ｌと第２図体）、（９）は本発明の原理
を示す説明図、ｔＪｉＬ３図とｔａ４図は本発明を具体
化し九−実施例の説明図である。 Ｐｌ 、ＰＩ ％ ｐｓ、”４ 、Ｐ ＠、Ｐｂ・・
・パターン−ム＋ ％ ＡＲｓ Ａ ６％ ム
ｂ’ Ｂｌ ％ Ｂ、％ Ｂ ａｌＩＢｂ・・
・ｇ識用の窓、Ｃ・・比較検査部、１０，１４．１６．
１Ｂ、２０．２４．２６・・・ＡＮＤ回路、１２．２２
・・−Ｎ０７回路。 第 １ 図 とＡ） （ｓ）第 ２
図 （Ａ ） （Ｂ）第
３ 図
を示す説明図、ｔＪｉＬ３図とｔａ４図は本発明を具体
化し九−実施例の説明図である。 Ｐｌ 、ＰＩ ％ ｐｓ、”４ 、Ｐ ＠、Ｐｂ・・
・パターン−ム＋ ％ ＡＲｓ Ａ ６％ ム
ｂ’ Ｂｌ ％ Ｂ、％ Ｂ ａｌＩＢｂ・・
・ｇ識用の窓、Ｃ・・比較検査部、１０，１４．１６．
１Ｂ、２０．２４．２６・・・ＡＮＤ回路、１２．２２
・・−Ｎ０７回路。 第 １ 図 とＡ） （ｓ）第 ２
図 （Ａ ） （Ｂ）第
３ 図
Claims (1)
- １．２つのパターンを比較し、一方または両方のパター
ンの角部の有無に基づいてパターンの欠陥の有無を検出
するパターン検査方法。 ２ 両方のパターンに角部があるときＫは欠陥なしとし
、一方のパターンにのみ角部がｓｂかつ他方のパターン
には角Ｓがないときには欠陥ありとすることｔ特徴とす
る特許請求の範囲第１項記軟のパターン検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131529A JPS5833835A (ja) | 1981-08-24 | 1981-08-24 | パタ−ン検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131529A JPS5833835A (ja) | 1981-08-24 | 1981-08-24 | パタ−ン検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833835A true JPS5833835A (ja) | 1983-02-28 |
Family
ID=15060195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131529A Pending JPS5833835A (ja) | 1981-08-24 | 1981-08-24 | パタ−ン検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6153099A (ja) * | 1984-08-22 | 1986-03-15 | 豊國樹脂工業株式会社 | 樹脂成型品の模様転写方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131469A (ja) * | 1974-04-03 | 1975-10-17 | ||
| JPS53117978A (en) * | 1977-03-25 | 1978-10-14 | Hitachi Ltd | Automatic mask appearance inspection apparatus |
| JPS5690373A (en) * | 1979-12-24 | 1981-07-22 | Nippon Telegr & Teleph Corp <Ntt> | Digitizing processing system for binary pattern |
| JPS6239813A (ja) * | 1985-08-15 | 1987-02-20 | Sumitomo Electric Ind Ltd | 内視鏡カテ−テル |
-
1981
- 1981-08-24 JP JP56131529A patent/JPS5833835A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131469A (ja) * | 1974-04-03 | 1975-10-17 | ||
| JPS53117978A (en) * | 1977-03-25 | 1978-10-14 | Hitachi Ltd | Automatic mask appearance inspection apparatus |
| JPS5690373A (en) * | 1979-12-24 | 1981-07-22 | Nippon Telegr & Teleph Corp <Ntt> | Digitizing processing system for binary pattern |
| JPS6239813A (ja) * | 1985-08-15 | 1987-02-20 | Sumitomo Electric Ind Ltd | 内視鏡カテ−テル |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6153099A (ja) * | 1984-08-22 | 1986-03-15 | 豊國樹脂工業株式会社 | 樹脂成型品の模様転写方法 |
| JPH0340720B2 (ja) * | 1984-08-22 | 1991-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100750192B1 (ko) | 크랙 검사 회로를 갖는 반도체 칩 및 이를 이용한 크랙검사 방법 | |
| JPS6332666A (ja) | パタ−ン欠陥検出方法 | |
| JPH0437922B2 (ja) | ||
| JPH11160247A (ja) | 外観検査方法およびその装置 | |
| JPS5833835A (ja) | パタ−ン検査方法 | |
| US10234500B2 (en) | Systematic defects inspection method with combined eBeam inspection and net tracing classification | |
| JP2002303587A (ja) | 外観検査方法及び装置 | |
| JP2003270168A (ja) | 欠陥検査方法及び半導体装置の製造方法 | |
| KR20040008417A (ko) | 웨이퍼의 결함 검출방법 | |
| JPS6352434A (ja) | ウエ−ハ外観検査装置 | |
| JP2720193B2 (ja) | ウエハの異物識別方法 | |
| JP2005043277A (ja) | 半導体ウエーハの品質評価方法 | |
| JP3271622B2 (ja) | 半導体デバイスの製造方法 | |
| JP2000091392A (ja) | 異物・外観検査装置およびそれを用いた情報の作成方法 | |
| JPH0210204A (ja) | 物体検出方法 | |
| JPH01106180A (ja) | パターン検査装置 | |
| JP2003007779A (ja) | 半導体装置の製造方法 | |
| JP3171949B2 (ja) | ワイヤボンディング検査方法 | |
| JPH05281151A (ja) | ウエハパターン検査装置 | |
| JPH0618428A (ja) | 欠陥検査方法及び半導体装置の製造方法 | |
| JP3300264B2 (ja) | 半導体チップ認識方法 | |
| JPH0561578B2 (ja) | ||
| JPH04340740A (ja) | 重欠点異物自動検査装置及び検査方法 | |
| JPS6165444A (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 | |
| JPH0714900A (ja) | プロセス欠陥解析用半導体集積回路 |