JPS5829629B2 - プログラム可能半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、少くとも１つの第１ラインと、可溶断ヒユー
ズを経て前記の第１ラインに接続された少くとも１つの
半導体回路とを有する支持部材を具えるプログラム可能
半導体装置であって、前記の可溶断ヒユーズをその長さ
の少くとも一部分に亘って前記の支持部材あるいは半導
体回路素子からある距離に位置させたプログラム可能半
導体装置に関するものである。

本発明は更に上述した半導体装置の製造方法にも関する
ものである。

上述した種類のプログラム可能（プログラマフル）半導
体装置は例えばプログラム可能読取り専用メモ’Ｊ（Ｆ
ＲＯＭ）の一部を構成しうる。

プログラム可能半導体装置は、プログラム可能読取り専
用メモリ以外に、実際の論理機能を後のプログラミング
工程で達成するＰＬＡ（プログラマブルロジックアレイ
）型の論理回路に用いることもできる。

「発明の詳細な説明」の最初に記載した種類のン゛ログ
ラム可能半導体装置は米国特許第３５６４３５４号明細
書に記載されている。

この半導体装置に耘いては、可溶断ヒユーズは、正確に
決定した寸法を有する例えばアルミニウムより成る金属
の幅狭肉薄細条を以って構成されている。

このヒユーズは書込むべき情報に依存する電流の流れに
よって選択的に溶断される。

この半導体装置にむいては、ヒユーズはその上側面で表
面安定化層により被覆されて耘り、従って表面安定化材
料により部分的に囲まれ且つこの表面安定化材料と直接
接触している。

従って、ヒユーズ溶断用の電流によって金属細条中に発
生するエネルギーの一部分が周りの表面安定化層の加熱
のために失なわれる。

さらに、溶断時間が延長され、書込みが長く続き、半導
体装置が損傷される釦それもある。

可溶断ヒユーズの上側面上の表面安定化層は所望に応じ
省略することができるも、このようにすると半導体装置
の他の部分の表面安定化も犠牲となってし１つ。

さらに、表面安定化層は完全にあるいは部分的に存在し
ないため、可溶断ヒユーズが溶断した場合にそのかすが
半導体装置の表面上に被着し、との被着個所で短絡やそ
の他の欠点を生ぜしめる耘それがある。

本発明の目的は、書込み時間がヒユーズと支持部材ある
いは周囲の表面安定化層との間の熱伝導度に殆んど依存
しないようにした前述した種類のフ゛ログラム可能半導
体装置を提供せんとするにある。

本発明の他の目的は、表面安定化層が存在する結果とし
ての機械的な歪みが可溶断ヒユーズに殆んど生じないよ
うにしたプログラム可能半導体装置を提供せんとするに
ある。

本発明の他の目的は、可能なビット缶度釦よび読取り速
度を最大としたプログラム可能読取り専； 用メモリを
提供せんとするにある。

本発明は特に、溶断処理中のエネルギーの損失、従って
溶断用の電流督よび書込み時間の損失は、ヒユーズを周
囲からできるだけ熱的に絶縁することにより減少せしめ
うるという認識を基に威したン ものである。

本発明は、少くとも１つの第１ラインと、可溶断ヒユー
ズを経て前記の第１ラインに接続された少くとも１つの
半導体回路とを有する支持部材を具えるプログラム可能
半導体装置であって、前記５ の可溶断ヒユーズをその
長さの少くとも一部分に亘って前記の支持部材あるいは
半導体回路素子からある距離に位置させたプログラム可
能半導体装置にトいて、前記の可溶断ヒユーズを、前記
の支持部材あるいは半導体回路素子上に設けた材料にフ
形成した空所内に存在させ、この可溶断ヒユーズをそ
の長さの少くとも一部分に亘って、前記の空所を囲む壁
部から離間させて延在させたことを特徴とする。

上述した本発明による半導体装置によれば、可溶断ヒユ
ーズが支持部材あるいは周りの誘電体の表面安定化層と
殆んど接触しないため、周囲に対する熱伝導度が可成り
減少し、従ってヒユーズは急速に溶断するという利点が
得られる。

従って、上述した構成の半導体装置にむいては書込み時
間が可成り短縮され、さらに溶断用の電流は低くてすむ
。

可溶断ヒユーズは一般にその長さの大部分に亘って空所
の壁部や半導体回路素子や支持部材から離間しているた
め、溶断処理中ヒユーズの材料の滴下が急速に生じうる
ようになり、さらに溶融された材料は空所中で急激に移
動しうるようになる。

これにより書込み時間はさらに減少する。

また、溶断処理により落下したヒユーズの小片が半導体
装置の表面上の他の個所に被着したり載置されたりし、
この個所で短絡やその他の損傷を生ぜしめたりするおそ
れがなくなる。

本発明プログラム可能半導体装置に耘いては、前記の第
１ラインが導体を具え、該導体を以って支持部材あるい
は半導体回路素子に対向する空所の壁部の一部分を構成
し、前記の空所の他の壁部を少くとも部分的に保護材料
を以って構成し、前記の保護材料は前記の支持部材ある
いは半導体回路素子のうち前記の導体の側方に位置する
部分の上に設けるのが好寸しい。

かかる構成の半導体装置によれば、前述した導体をマス
クとして用いて保護層を堆積しうるという製造上の利点
が得られる。

さらに、半導体回路素子（例えばダイオード）は可容断
ヒユーズの下方に設けることができるため、上述した半
導体装置を用いて製造されるプログラム可能読取り専用
メモリのビット冨度を高くすることができる。

プログラム可能半導体メモリに用いる場合の本発明のプ
ログラム可能半導体装置においては、前記の第１ライン
を以って第１ライン群の一部を構威し、該第１ライン群
は当該第１ライン群と交差する第２ライン群と相俟って
クロスバ−システムを構成し、前記の第１ラインは前記
のクロスバ−システムの交点区域で前記の可溶断ヒユー
ズ釦よび半導体回路素子を経て第２ライン群のラインに
接続するのが好捷しい。

本発明のプログラム可能半導体装置の他の好適例にトい
ては、半導体回路素子が形成された半導体本体を支持部
材が有するようにする。

このような構成の半導体装置によれば、選択の目的のデ
コーダや出力増幅器のような他の回路をも半導体本体中
に形成しうるという利点が得られる。

さらに、このような半導体装置における第２ライン群を
完全にあるいは部分的に、半導体本体内に埋込１れた領
域として構成することができる。

このような埋込み領域は、半導体本体の表面上に存在す
る導電材料の細条と規則的な距離の位置で接触させるの
が好ましい。

このようにすることにより、プログラミングに際し、同
じ半導体回路に対し数個の電流通路が存在し、その抵抗
値は低電圧で充分な程度に低くなるという利点が得られ
る。

さらに第２ライン群にむける上述した低オーム抵抗の並
列接続のために読取りに際しての半導体装置の読取り時
間が短かくなる。

との構成にむいては、例えばダイオードあるいはトラン
ジスタを以って構成することのできる半導体回路素子が
、埋込み領域上の低ドーピング濃度半導体領域とこの半
導体領域に接触する電極との間の整流接合（ショットキ
ー接合）を有するダイオードを具えるようにするのが好
ましい。

このような半導体装置を以って製造したメモリの読取り
速度は速くなる。

本発明方法は、プログラム可能半導体装置を製造するに
当り、表面に少くとも１つの第１ラインと、電極を有す
るかあるいは接点層に導電的（（接続された少くとも１
つの半導体回路素子とを具える支持部材を出発部材とし
、該出発部材としてのアセンブリに第１補助層を被覆し
、該第１補助層に、前記の電極あるいは接点層の少くと
も一部分を露出させる第１窓と、前記の第１ラインの少
くとも一部分を露出する第２窓とをあけ、その後に前記
の第１ラインを半導体回路素子に接続する可溶断ヒユー
ズを第１補助層上と少くとも第１および第２窓内とに設
け、その後にアセンブリに第２補助層を被覆し、第１む
よび第２補助層を貫通する孔をあけ、その後に保護材料
の第１層を設け、この第１層をパターン化して前記の保
護材料を少くとも可溶断ヒユーズの区域に且つ前記の孔
内に残存させ、その後に前記のパターン化した第１層を
マスクとして用いて前記の２つの補助層を選択的に除去
し、第１補助層の材料は支持部材と、第１ラインと、電
極または接点層と、可溶断ヒューズと、保護材料と、少
くとも第１補助層で被覆されている限り半導体回路素子
の材料とに対し選択的に腐食しうるものとし、第２補助
層の材料は保護材料と、可溶断ヒユーズの材料とに対し
選択的に腐食しうるものとし、この選択腐食処理により
前記の保護材料を前記の孔内と可溶断ヒユーズの区域で
このヒユーズからある距離の位置との双方に残存させ、
その後に前記のパターン化した第１層によって保護され
ていない表面の部分に保護材料の第２層を設け、これに
より可溶断ヒユーズが存在する空所が形成され、この空
所の壁部が保護材料の第１むよび第２層の保護材料を有
するようにすることを特徴とする。

保護材料の２つの層に対しては同じ材料を用いるのが電
着しい。

また本発明方法は、支持部材あるいは半導体回路素子に
対向する壁部が導体を有するようにした本発明によるプ
ログラム可能半導体装置を製造するに当って、電極を有
するかあるいは接点層に導電的に接続された少くとも１
つの半導体回路素子を表面に具える支持部材を出発部材
とし、該出発部材としてのアセンブリに第１補助層を被
覆し、該第１補助層に、前記の電極あるいは接点層の少
くとも一部分を露出させる窓をあけ、その後に可溶断ヒ
ユーズを該ヒユーズの第１端が前記の窓の区域に形成さ
れるように第１補助層上と少くとも前記の窓内とに設け
、その後にアセンブリに第２補助層を被覆し、第１釦よ
び第２補助層を貫通し前記の可溶断ヒユーズの第２端と
少くとも部分的に一致する孔をあけ、その後に少くとも
可溶断ヒユーズの区域と前記の孔内とに導体パターンを
設け、その後に前記の導体パターンをマスクとして用い
て２つの補助層を選択的に除去し、第１補助層の材料は
支持部材と、電極または接点層と、可溶断ヒユーズと、
導体パターンと、少くとも第１補助層で被覆されている
限り半導体回路素子との材料に対し選択的に腐食しうる
ものとし、第２補助層の材料は導体パターンと、可溶断
ヒユーズとの材料に対し選択的に腐食しうるものとし、
この選択腐食処理により導体が可溶断ヒユーズの区域で
このヒユーズからある距離の位置に残存し、この導体の
支持部分が前記の孔内に残存するようにし、その後に前
記の導体パターンによって保護されていない表面の部分
に保護材料の層を設け、これにより、半導体回路素子を
導体に接続する可溶断ヒユーズが存在する空所が形成さ
れ、前記の導体がプログラム可能半導体装置のラインに
属し、前記の空所の壁部が前記の導体と保護材料の層の
一部分とを以って構成されるようにすることを特徴とす
る。

上述した方法にも・いては、第トおよび第２補助層に対
して同じ材料を用いるのが好ましい。

このようにすることにより半導体装置の製造方法が簡単
にかつ廉価に遠戚される。

補助層の材料としては例えばアルミニウムが適している
。

導体パターンの材料は電着によって設けるのが好捷しい
。

実際問題としてアルミニウムの堆積層にはピンホールが
存在するおそれがあることを確かめた。

電着によれば一方向にむいてのみ成長が行なわれるため
、上述したピンホールが導体パターンの材料で充填され
て短絡を生せしめるおそれが生じるということを防止す
ることができる。

図面につき本発明を説明する。

図面は線図的なものであり、各部の寸法は実際のものに
比例するものではなく、特に断面図において厚さ方向の
寸法を誇張して示した。

また同じ導電型の半導体領域には同一方向に斜線を付し
、種々の例にむける対応部分には一般に同一符号を付し
た。

第１図は本発明によるプログラム可能（プログラマフル
）半導体装置の一例を示す平面図であり、第２および３
図はそれぞれ第１図の■−■線釦よび■−■線上を断面
とし矢の方向に見た断面図である。

本例にむいては、半導体本体１ば、厚さが約５００μｍ
で固有抵抗が約１Ω−ｃｍ（約３・１０１５原子／−の
アクセプタドーピング濃度に相当）の第１導電型例えば
Ｐ型の半導体基板２を有する。

この半導体基板２上には、厚さが約５μｍで固有抵抗が
約１Ω−ＣＴｔ（約１・１０１５原子／ｃｙｉｔ、のド
ーピング濃度に相当）のｎ型エピタキシアル層３を成長
させる。

本例にむいては、プログラム可能半導体装置は、互いに
交差するライン群のクロスバ−システムを有するプログ
ラム可能読取り専用（固定）メモリの一部分を構成する
。

一方の群のラインは本例の場合約２０Ω／口のシート抵
抗値を有する低オーム抵抗の埋込み領域４を以って構成
する。

このうインは本例ではフ゛ログラム可能読取り専用メモ
リのビットラインを構成する。

例えばダイオード或いはトランジスタとすることのでき
る半導体回路素子は本例の場合理込み領域４の上方に設
けた整流接合（ショットキーダイオード）を以って構成
する。

この目的の為に、半導体本体１の表面Ｓ上に設けた約０
．５μｍの厚さの酸化珪素のような絶縁層６に窓７をあ
け、この窓内に高オーム抵抗のｎ型エピタキシアル珪素
とで整流接合（ショットキー接合）を形成する材料より
戒る電極８を設ける。

本例では電極８はプラチナ・ニッケル合金を有するも、
他の適当な材料、例えばクロム、タンタル、パラジウム
或いはアルミニウムを有するようにすることもできる。

半導体回路素子や埋込み領域４を半導体本体１内の他の
素子、例えば埋込み領域４に対し平行に延在し関連する
半導体回路素子を有する同様な領域から電気的に絶縁す
る為に、半導体本体１が、例えばｎ型エピタキシアル層
３を貫通するディープ（深い）拡散により設けたＰ型の
分離領域９を有するようにする。

半導体回路素子はクロスバ−システムの１つのライン群
に属する埋込み領域４と導体１０との交差区域に存在さ
せる。

この導体１０はクロスバ−システムの他の１つのライン
群に属し、本例の場合ワードラインの一部を構成する。

電気導体１０には可溶断ヒユーズ１１の一端を導電的に
接続する。

可溶断ヒユーズ１１の他端は半導体回路素子、すなわち
電極８に導電的に接続する。

可溶断ヒユーズは支持部材（表面安定化層６とこの上に
載置した窒化物層１８とを含む半導体本体１）からある
距離だけ離して位置させ、本発明によれはこの可溶断ヒ
ユーズを空所２１内に存在させ、この空所２１の壁部が
、交差導体１０の一部分を構成する２つの支持部分１３
間のこの導体の橋絡部分１２を回路素子に対向して有す
るようにする。

空所２１の他の壁部の部分２２は保護材料、例えばガラ
ス或いは酸化珪素より成る層２０を以って構成し、この
保護材料層２０は本例の場合導体１０と支持部材の並置
部分との上に設ける。

ヒユーズ１１は本例の場合約０．０８μｍの厚さのニッ
ケルークロム合金より戒る導電細条を有する。

本例では絶縁層６上に導電材料、例えばアルミニウムよ
り成る細条１７を設け、これらの導電細条を窒化珪素層
１８により導体１０に対し電気的に絶縁する。

プログラム可能読取り専用メモリの場合には、このよう
な導電細条を規則的な距離の位置で接点孔１９を経て埋
込み領域４と接触させ、本例では上記の導電細条により
ビットラインに耘ける直列抵抗埴を減少させる。

プログラム可能読取り専用メモリにむいて、例えば、ア
ドレス回路および必要に応じ増幅回路により導体１０と
埋込み領域４との間に正電圧が印加される場合には、電
流が導体１０、可溶筒ヒユーズｉ１．電極８むよびエピ
タキシアル層３を経て埋込み領域４に流れ始める。

この電流が充分に高くなると、ヒユーズ１１は熱の発生
の為に溶融し、クロスバ−システムの導体１０と電極８
との間の接続が永久的に遮断される。

このようにして上述した読取り専用メモリに書込み（プ
ログラミング）することができる。

ヒユーズ１１は空所２１内に存在する為、このヒユーズ
の熱消散は極めてわずかであり、従って書込み時間は極
めて短かくなる。

更に、ヒユーズ１１の溶融材料は空所２１の外部の装置
の他の部分に被着することがなく、短絡や損傷を生せし
めない。

回路素子、本例の場合ショットキーダイオードは完全に
導体１０の下側に存在する為、ピッ）Ｍ度を高くするこ
とができる。

また図示の半導体装置にショットキーダイオードを使用
することにより特に、この半導体装置を用いたプログラ
ム可能半導体メモリの読取り速度を高める。

本例においては、埋込み領域４はプログラム可能読取り
専用メモリのビットラインの一部を構成する。

一般にこの埋込み領域はそのドーピング濃度が高いも依
然としである程度の抵抗値を有する。

上記のビットラインの応答時間を減少させる為Ｍ、この
ビットラインを規則的な距離の位置で導電材料の細条１
７と接触させ、この導電細条１７は半導体本体１の表面
５上に設けるとともに本例の場合理込み領域４に対し平
行に延在させる。

従って並列の電流通路が得られ、これにより応答時間を
減少させる。

細条１７はプログラミングを行なう場合にも有利である
。

第８図は、関連する半導体回路素子、本例の場合ショッ
トキーダイオードＤｉｌ〜Ｄｉ８ を有するビットラ
インｉの一部分を線図的に示す。

これら１０ のダイオードは可溶断ヒユーズＦｉｌ〜Ｆｉ８ を経て
ワードラインＷ］〜Ｗ８にそれぞれ接続されている。

ビットラインｉは本例の場合埋込み領域４を以って構成
されている。

しかし、このビットラインはある分割された直列抵抗値
を有し、これらの抵抗値を第８図では抵抗Ｒによって線
図的に示す。

例えばヒユーズＦｉ６を溶断させる為には、このヒユー
ズとダイオードＤｉ６ を流れる電流をとの溶断が生
じる程度に充分高くする必要がある。

並列導電細条１７がない場合には、印加電圧Ｖに対する
上記の電流は次式を満足する。

ここに■は印加電圧であり、■ｏはダイオードの順方向
電圧であり、Ｒは２つの順次の交点間の狸込み領域４に
３ける平均直列抵抗値である。

しかし、抵抗値を殆んど無視しうる並列導電細条１７が
例えばダイオードＤｉ４ｈよびＤｉ８の位置に接続され
ていると、前記の電流は となる。

この式から明らかなように、並列導電細条を設けること
により同じ印加電圧で電流を高くし、従ってヒユーズは
より一層急速に溶断し、従って書込み時間が短縮される
。

次ニ、第１〜３図に示すプログラム可能半導体装置の製
造を第４〜７図につき説明する。

第４図は種々の製造工程で用いるマスク孔を線図的に示
し、第５〜７図は第２図の半導体装置を種々の製造工程
で示す。

出発材料は、固有抵抗が１Ω−αて厚さが約５００μｍ
のＰ型基板２とする。

この基板中に、ｎ型の埋込み領域４（約２０Ω／口のシ
ート抵抗値を有する）を通常のようにして設ける。

次に、壬ピタキシアル層３を約５μｍの厚さ耘よび約１
Ω−のの固有抵抗で成長させる。

次に、分離領域９を拡散により一般に知られている方法
で設ける。

このようにして得られた装置の表面５を所望に応じ清浄
（特に前の工程で成長された酸化物層を除去）とした後
、絶縁材料、例えば酸化珪素の層６を全表面５上に設け
、次にこの層６に接点窓７を腐食形成する。

これらの窓７内にプラチナ−ニッケル合金より成る肉薄
（約０．１μｍ）層８を設け、この肉薄層８とその下側
の高オーム抵抗の珪素とでショットキー接合を形成する
。

肉薄層８として適している他の材料は例えばパラジウム
或いはクロム或いはタンタルである。

この肉薄層８は窓７の縁部をわずかに越えて延在させる
ことができ、従ってこの肉薄層８は精密に設ける必要は
ない。

肉薄層８上には肉薄のチタン−タングステン合金層を設
け、ヒユーズと良好に接触しうるようにすることができ
る。

また絶縁層６上には例えばアルミニウムより成る導電細
条１７を一般に知られている方法で設ける。

多くの素子を有する大型構造のものでこれらの導電細条
を規則的な距離の位置で半導体回路素子と接触せしめう
るようにするために、電極８の製造中被覆されている接
点窓１９（第１図参照）を所望に応じ窓７を設けるのと
同時に層６中に設ける。

これにより第５図に示す構造のものが得られる。

次にこのようにして得た装置に、例えばプラズマ堆積に
より約０．７μｍの厚さの窒化珪素層１８を被覆する。

この層１８に写真食刻的に窓２３をあけ、電極８釦よび
絶縁層６の一部分を露出させる。

次に装置全体に約０．３μｍの厚さのアルミニウム層２
４を被覆し、このアルミニウム層に窓２８（第４図参照
）を写真食刻的にあける。

次の工程で約０．０８μｍの厚さのニッケルークロム合
金層を堆積し、次にこの層を塩酸の希釈液により写真食
刻的にパターン化することにより可溶断ヒユーズ１１を
形成する。

本例では残存するニッケルークロム合金層を細条状の矩
形体１１とし、この矩形体を窓２３（第４図参照）内に
位置させるとともに窓２８の一部分を経て電極８に接触
させる。

ヒユーズ１１の形状は種々に変形しうろこと勿論である
。

次に、アルミニウム層２５を約０．７μｍの厚さで設け
る。

次にこのようにして形成したアセンブリにフォトレジス
ト層２６を設け、このフォトレジスト層に、支持部分を
設けるべき区域で写真食刻的に窓２７をあける。

これにより第６図に示す構造のものが得られる。

次にフォトレジスト層２６をマスクとして用いることに
より、窓２７０区域に３けるアルミニウム層２４ち−よ
び２５を約４０℃の温度にある１係水酸化ナトリウム溶
液中で腐食除去し、その後に装置全体にニッケル層を約
１μｍの厚さで設ける。

このニッケル層は電着により設けて短絡を防止するよう
にするのが好ましい。

実際問題として中間層２４，２５のアルミニウムは通常
孔、いわゆるピンホールを有するおそれがあり、これら
のピンホールはスパッタリングによるニッケルの堆積中
にニッケルで充填されるおそれがあり、このニッケルは
後の腐食工程で腐食されず、従ってこのニッケルにより
短絡を生せしめるかそれがあるということを確かめた。

電着を用いることにより、オランダ国特許出願第７８１
１２２７号（特開昭５５−６８７００号）明細書に記載
されているように、成長は一方向ニムいてのみ生じるた
め、短絡は防止される。

実際には極めて肉薄の（ナノメートルのオーダーの）ニ
ッケル層を予め蒸着しておき、特に酸化珪素層６ち−よ
び窒化珪素層１８上で良好な電着が達成されるようにす
る。

しかし、この蒸着層は極めて肉薄である為前述した短絡
を生ぜしめない。

次に、このようにして設けたニッケル層から、約４０°
Ｃにした１ｏ％硝酸水溶液による写真食刻法により導体
１０を腐食形成する。

これにより第７図に示す構造のものが得られ、アルミニ
ウム層２４．２５は導体１０の部分１２の下側のみでは
なく図面の面以外で窒化珪素層１８の上に依然として存
在する。

次にこのアルミニウムを約４０℃の１係水酸化す） Ｉ
Ｊウム水の腐食浴中で除去する。

アルミニウムを支持部材から完全に除去した後、ガラス
或いは酸化珪素より成る表面安定化層２０を例えば蒸着
その他の適当な堆積法によりアセンブリ上に設ける。

導体１０はマスクとして作用する為、最終的な半導体装
置に訟いて可溶断ヒユーズ１１は壁部の一部分２２が表
面安定化層２０より戒る空所２１内にカプセル封じされ
る。

これにより第１〜３図に示す装置が得られる。

上述した好適例においては、ライン（導体）１０が空所
２１の壁部の一部分を構成する。

しかし、必ずしもこのようにする必要はない。

例えば、ライン１０を支持部材或いは半導体回路素子の
表面上に設けることができる。

この場合には、選択的に腐食し得る第１補助層２４を設
けた後に、半導体回路素子の電極８の区域にむいてこの
第１補助層２４に第１の窓をあけ、またライン１０の一
部分を露出する第２の窓をあける。

写真食刻法により第１補助層上に設けた材料から可溶断
ヒユーズを形成し、このヒユーズの両端が窓を経て電極
８お−よびライン１０にそれぞれ接触するようにする。

次に、選択的に腐食しうる第２の補助層２５をアセンブ
リ上に設ける。

次に第１釦よび第２の２つの補助層を貫通する孔をあけ
、その後にアセンブリに保護材料、例えば酸化珪素より
戒る第１層を被覆する。

この第１保護材料層は例えば、２つの補助層における孔
が充填される程度の厚さとする。

次にこの第１保護材料層を腐食によりパターン化し、こ
れにより酸化珪素が前記の孔の区域にかつ可溶断ヒユー
ズの上方に残存し、その他の個所で第２補助層が露出さ
れるようにする。

次に２つの補助層２４，２５を前述したのと同様に選択
腐食により除去する。

この除去処理工程後、可溶断ヒユーズ１１は、支持部材
或いは半導体回路素子からある距離の位置に、また第１
〜３図の橋絡部分１２に対応する橋絡酸化珪素からある
距離の位置に存在する。

この橋絡酸化珪素は同じく酸化珪素より戒る２つの支持
部分（第１〜３図の支持部分１３に対応）間に存在する
。

酸化物パターンにより保護されていない個所においては
補助層２４．２５が除去される為、支持部材或いは半導
体回路素子の表面の一部分は露出される。

次に、マスクとして作用する酸化物パターン間に存在す
る表面のこれらの一部分を第２の保護材料層で被覆する
。

この第２保護材料層を充分な厚さに亘って設ければ、可
溶断ヒユーズが空所内にカプセル封じされる。

本発明は上述した例のみに限定されず、種々に変更しう
ろこと勿論である。

例えば、埋込み領域４間の絶縁は例えば深いＰ型頭域９
によらずに局部酸化法によって行なうことができ、また
回路素子としてはショットキーダイオードではなくＰｎ
接合ダイオード或いはトランジスタ（バイポーラトラン
ジスタおよび電界効果トランジスタ）を選択することも
できる。

また図示の例に訃いて所望に応じ並列導体１７を省略す
ることができる。

この場合には、絶縁層１８も必要でなく、支持部分１３
は絶縁層１６上に直接設けられる。

図示の例にち−いては、支持部材は半導体回路素子が形
成される半導体本体を以って構成されている。

しかし他の例にむいて、ＳＯ８（Ｓｉ １ ｉ ｃｏｎ
Ｏｎ ５ａｐｐｈｉｒｅ）法により絶縁支持部材上に半
導体回路素子を設けることができる。

本発明によるプログラム可能半導体装置の他の例を第９
ち−よび１０図に示し、第９図は平面図、第１０図は第
９図のＸ−Ｘ線上を断面とする断面図である。

本例にむける半導体装置３１は絶縁材料、例えばサファ
イアより戒る支持部材３２を有し、この支持部材上には
導体細条３３と、これら導体細条に交差する導体１０と
より成るクロスバ−システムを設ける。

絶縁支持部材３２上には、クロスバ−システムの交点の
区域にむいて半導体回路素子、本例の場合Ｐ型領域３４
ｉ−よびｎ型領域３５を有するダイオードを設ける。

導体１０はダイオードを橋絡し、支持部分１３の区域で
支持される。

例えばプログラム可能読取り専用メモリのビットライン
を構成する導体細条３３は、接点３８と、ダイオードを
保護する絶縁層６にあけた窓３７とを経てダイオードの
表面５でＰ型領域３４と接触させる。

電極８は接点窓７を経てｎ型領域３５と接触させる。

本例の場合にも導体１０の下方に可溶断ヒユーズ１１を
存在させ、このヒユーズ１１により本例の場合導体１０
を電極８に接続し、このヒユーズをその長さの一部分に
亘って支持部材３２ち−よび半導体回路素子から捷た導
体１０からも分離して延在させる。

半導体回路素子（ダイオード）は導体１０の２つの支持
部分１３間の橋絡部分１２の下方に存在させる。

１つの橋絡部分１２の下方に数個のダイオードを存在せ
しめうろこと勿論である。

本例の場合も上述したアセンブリを表面安定化層２０で
被覆し、可溶断ヒユーズ１１が空所２１内に存在するよ
うにする。

オランダ国特許出願第７８１１２２７号（％開明５５−
６８７００号）明細書に記載されている方法によるクロ
スバ−システムの製造に当っては、導体１０はこれら導
体１０に導電的に接続されたアル□ニウムの支持部分３
６によって支持される。

このような半導体装置に釦いては、可溶断ヒユーズ１１
を支持部分３６を経て導電的に導体１０に接続すること
もできる。

第１１図はこのような半導体装置の断面図を示す。

この第１１図に督ける符号は第１０図の同一符号と同じ
意味を有する。

【図面の簡単な説明】

第１図は本発明によるプログラム可能半導体装置の一例
を示す線図的平面図、第２図は第１図の■−■線上を断
面とし矢の方向に見た断面図、第３図は第１図の■−■
線上を断面とし矢の方向に見た断面図、第４図は第１〜
３図に示すプログラム可能半導体装置の種々の製造工程
に督いて用いる数個のマスク孔を線図的に示す平面図、
第５〜７図は第２図の半導体装置をその種々の製造工程
で示す断面図、第８図は第１〜３図に示す半導体装置を
用いて製造したプログラム可能半導体メモリの一群を線
図的に示す等価回路図、第９図は本発明によるプログラ
ム可能半導体装置の他の例を示す線図的平面図、第１０
図は第９図のＸ−Ｘ線上を断面とし矢の方向に見た断面
図、第１１図は第１０図に示す半導体装置の変形例を示
す線図的断面図である。 １・・・半導体本体、２・・・半導体基板、３・・・エ
ピタキシアル層、４・・・埋込み領域、５・・・１の表
面、６・・・絶縁層、７・・・窓、８・・・電極、９・
・・分離領域、１０・・・導体、１１・・・可溶断ヒユ
ーズ、１２・・・１０の橋絡部分、１３・・・１０の支
持部分、１７・・・導電細条、１８・・・窒化物層（窒
化珪素層）、２０・・・保護材料層、２１・・・空所、
２２・・・２１の壁部の部分２３．２７，２Ｂ・・・窓
、２４，２５・・・アルミニウム層、２６・・・フォト
レジスト層、３１・・・半導体装置、３２・・・支持部
材、３３・・・導体細条、３４・・・Ｐ型領域、３５・
・・ｎ型領域、３６・・・支持部分、３７・・・窓、３
８・・・接点。

Claims (1)

1. 【特許請求の範囲】 １ 少くとも１つの第１ラインと、可溶断ヒユーズを経
   て前記の第１ラインに接続された少くとも１つの半導体
   回路とを有する支持部材を具えるプログラム可能半導体
   装置であって、前記の可溶断ヒユーズをその長さの少く
   とも一部分に亘って前記の支持部材あるいは半導体回路
   素子からある距離に位置させたプログラム可能半導体装
   置に耘いて、前記の可溶断ヒユーズを、前記の支持部材
   あるいは半導体回路素子上に設けた材料に形成した空所
   内に存在させ、この可溶断ヒユーズをその長さの少くと
   も一部分に亘って、前記の空所を囲む壁部から離間させ
   て延在させたことを特徴とするプログラム可能半導体装
   置。 ２、特許請求の範囲第１記載のプログラム可能半導体装
   置にむいて、前記の第１ラインが導体を具え、該導体を
   以って支持部材あるいは半導体回路素子に対向する空所
   の壁部の一部分を構成し、前記の空所の他の壁部を少く
   とも部分的に保護材料を以って構成し、前記の保護材料
   は前記の支持部材あるいは半導体回路素子のうち前記の
   導体の側方に位置する部分の上に設けたことを特徴とす
   るプログラム可能半導体装置。 ３ 特許請求の範囲第１または２記載のプログラム可能
   半導体装置に釦いて、前記の可溶断ヒユーズが、ニッケ
   ルまたはクロムの少くとも一方より成る導電細条を有す
   るようにしたことを特徴とするプログラム可能半導体装
   置。 ４ 特許請求の範』１〜３のいずれか１つに記載のプロ
   グラム可能半導体装置において、前記の第１ラインを以
   って第１ライン群の一部を構成し、該第１ライン群は当
   該第１ライン群と交差する第２ライン群と相俟ってクロ
   スバーシステムヲ構成し、前記の第１ラインは前記のク
   ロスバ−システムの交点区域で前記の可溶断ヒユーズお
   よび半導体回路素子を経て第２ライン群のラインに接続
   したことを特徴とするプログラム可能半導体装置。 ５ 特許請求の範囲１〜４のいずれか１つに記載のプロ
   グラム可能半導体装置にむいて、前記の支持部材が半導
   体本体を具えて耘り、該半導体本体内に半導体回路素子
   を形成したことを特徴とするプログラム可能半導体装置
   。 ６ 特許請求の範囲５記載のプログラム可能半導体装置
   に耘いて、前記の第２ライン群が、前記の半導体本体内
   に埋込１れた少くとも１つの埋込み領域を有するように
   したことを特徴とするプログラム可能半導体装置。 ７ 特許請求の範囲６記載のプログラム可能半導体装置
   Ｖｃむいて、前記の埋込み領域を規則的な距離の位置で
   、半導体本体の表面上に存在する導電材料の細条に接触
   させたことを特徴とするプログラム可能半導体装置。 ８ 特許請求の範囲７記載のプログラム可能半導体装置
   に訃いて、前記の導電材料の細条を前記の埋込み領域に
   対しほぼ平行に延在させたことを特徴とする半導体装置
   。 ９ 特許請求の範囲５〜８のいずれか１つに記載のプロ
   グラム可能半導体装置にむいて、前記の半導体素子が、
   前記の埋込み領域上の低ドーピング濃度の半導体領域と
   、この低ドーピング濃度の半導体領域に接触する電極と
   の間に整流接合を有するダイオードを具えるようにした
   ことを特徴とするプログラム可能半導体装置。 １０特許請求の範囲９記載のプログラム可能半導体装置
   にむいて、前記の電極がプラチナ、ニッケル、パラジウ
   ム、クロム、タンタルむよびアルミニウムの群から選択
   した材料を有するようにしたことを特徴とするプログラ
   ム可能半導体装置。 １１ プログラム可能半導体装置を製造するに当り、
   表面に少くとも１つの第１ラインと、電極を有するかあ
   るいは接点層に導電的に接続された少くとも１つの半導
   体回路素子とを具える支持部材を出発部材とし、該出発
   部材としてのアセンブリに第１補助層を被覆し、該第１
   補助層に、前記の電極あるいは接点層の少くとも一部分
   を露出させる第１窓と、前記の第１ラインの少くとも一
   部分を露出する第２窓とをあけ、その後に前記の第１ラ
   インを半導体回路素子に接続する可溶断ヒユーズを第１
   補助層上と少くとも第１ち−よび第２窓内とに設け、そ
   の後にアセンブリに第２補助層を被覆し、第１および第
   ２補助層を貫通する孔をあけ、その後に保護材料の第１
   層を設け、この第１層をパターン化して前記の保護材料
   を少くとも可溶断ヒユーズの区域に巨つ前記の孔内に残
   存させ、その後に前記のパターン化した第１層をマスク
   として用いて前記の２つの補助層を選択的に除去し、第
   １補助層の材料は支持部材と、第１ラインと、電極４た
   は接点層と、可溶断ヒユーズと、保護材料と、少くとも
   第１補助層で被覆されている限り半導体回路素子の材料
   とに対し選択的に腐食しうるものとし、第２補助層の材
   料は保護材料と、可溶断ヒユーズの材料とに対し選択的
   （（腐食しうるものとし、この選択腐食処理により前記
   の保護材料を前記の孔内と可溶断ヒユーズの区域でこの
   ヒユーズからある距離の位置との双方に残存させ、その
   後に前記のパターン化した第１層によって保護されてい
   ない表面の部分に保護材料の第２層を設け、これにより
   可溶断ヒユーズが存在する空所が形成され、この空所の
   壁部が保護材料の第１および第２層の保護材料を有する
   ようにすることを特徴とするプログラム可能半導体装置
   の製造方法。 １２特許請求の範囲１１記載のプログラム可能半導体装
   置の製造方法において、保護材料の２つの層に対し同じ
   材料を用いることを特徴とするプログラム可能半導体装
   置の製造方法。 １３特許請求の範囲１１記載のプログラム可能半導体装
   置の製造方法に唱いて、第１補助層釦よび第２補助層に
   対し同じ材料を用いることを特徴とするプログラム可能
   半導体装置の製造方法。 １４ プログラム可能半導体装置を製造するに当り、電
   極を有するかあるいは接点層に導電的に接続された少く
   とも１つの半導体回路素子を表面に具える支持部材を出
   発部材とし、該出発部材としてのアセンブリに第１補助
   層を被覆し、該第１補助層に、前記の電極あるいは接点
   層の少くとも一部分を露出させる窓をあけ、その後に可
   溶断ヒユーズを該ヒユーズの第１端が前記の窓の区域に
   形成されるように第１補助層上と少くとも前記の窓内と
   に設け、その後にアセンブリに第２補助層を被覆し、第
   「および第２補助層を貫通し前記の可溶断ヒユーズの第
   ２端と少くとも部分的に一致する孔をあけ、その後に少
   くとも可溶断ヒユーズの区域と前記の孔内とに導体パタ
   ーンを設け、その後に前記の導体パターンをマスクとし
   て用いて２つの補助層を選択的に除去し、第１補助層の
   材料は支持部材と、電極または接点層と、可溶断ヒユー
   ズと、導体パターンと、少くとも第１補助層で被覆され
   ている限り半導体回路素子との材料に対し選択的に腐食
   しうるものとし、第２補助層の材料は導体パターンと、
   可溶断ヒユーズとの材料に対し選択的に腐食しうるもの
   とし、この選択腐食処理により導体が可溶断ヒユーズの
   区域でこのヒユーズからある距離の位置に残存し、この
   導体の支持部材が前記の孔内に残存するようにし、その
   後に前記の導体パターンによって保護されていない表面
   の部分に保護材料の層を設け、これにより、半導体回路
   素子を導体に接続する可溶断ヒユーズが存在する空所が
   形成され、前記の導体がプログラム可能半導体装置のラ
   インに属し、前記の空所の壁部が前記の導体と保護材料
   の層の一部分とを以って横取されるようにすることを特
   徴とする特許ダラム可能半導体装置の製造方法。 １５特許請求の範囲１４記載のプログラム可能半導体装
   置の製造方法にむいて、第１補助層訃よび第２補助層に
   対し同じ材料を用いることを特徴とするプログラム可能
   半導体装置の製造方法。 １６特許請求の範囲１４捷たは１５記載のプログラム可
   能半導体装置の製造方法に３いて、導体パターンの材料
   を電着により設けることを特徴とするプログラム可能半
   導体装置の製造方法。 １７特許請求の範囲１６記載のブ□グラム可能半導体装
   置の製造方法に釦いて、導体パターンの材料を電着によ
   り設ける前に、族長させるべき材料の肉薄層を最初に堆
   積させることを特徴とするプログラム可能半導体装置の
   製造方法。