JPS582952A - 割込み優先度決定方式 - Google Patents
割込み優先度決定方式Info
- Publication number
- JPS582952A JPS582952A JP10109881A JP10109881A JPS582952A JP S582952 A JPS582952 A JP S582952A JP 10109881 A JP10109881 A JP 10109881A JP 10109881 A JP10109881 A JP 10109881A JP S582952 A JPS582952 A JP S582952A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- time
- section
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
- G06F9/4837—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority time dependent
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロプロセッサを使用した実時間処１シ
ステムに係り、許容待ち時間をハードウェアで管理する
ことに１り、処ｇＪ能力七大！（改善できゐ割り込み優
先度決定方法に関する。
ステムに係り、許容待ち時間をハードウェアで管理する
ことに１り、処ｇＪ能力七大！（改善できゐ割り込み優
先度決定方法に関する。
従来のハードウェアにする割り込み優先度を決める方法
として汀、プライオリティ・エンコーダを使用した各入
力ポートＫＬる優先準位決定方法がある。ｔた、ソフト
ウェアにより許容待ち時間音考慮した実時間処理方法も
考えられるが、前者はＬｆ）優先度の高いボートからの
割り込みが筒数ありた場合の優先度の低いポートからの
割り込み処ｍを考慮すると、本来、マイクロプロセッサ
の一つ処理能力Ｌｐ小さいもＯＫなってしまう。
として汀、プライオリティ・エンコーダを使用した各入
力ポートＫＬる優先準位決定方法がある。ｔた、ソフト
ウェアにより許容待ち時間音考慮した実時間処理方法も
考えられるが、前者はＬｆ）優先度の高いボートからの
割り込みが筒数ありた場合の優先度の低いポートからの
割り込み処ｍを考慮すると、本来、マイクロプロセッサ
の一つ処理能力Ｌｐ小さいもＯＫなってしまう。
また螢看は、目的とする処理以外に許容待ち時間【管理
しなければならない為、これｔ本来、マイクロプロセッ
サのｔつ処理能力Ｌ５小さいものになる。
しなければならない為、これｔ本来、マイクロプロセッ
サのｔつ処理能力Ｌ５小さいものになる。
本発明の目的に、祷数の割り込み要因がある場合割り込
み処ｍｔ時間的に有効に行うことＫより実質的な処理速
度全高くするにある。
み処ｍｔ時間的に有効に行うことＫより実質的な処理速
度全高くするにある。
このため、本発明は、ｌＩＩ数の割り込み要因がある楊
合処環【有効に行うため各割ｐ込み要因の許容待ち時間
をハードウェアで管理する１５にしたものである。
合処環【有効に行うため各割ｐ込み要因の許容待ち時間
をハードウェアで管理する１５にしたものである。
以下、図面を用いて本実明會詳細Ｋ１１２Ｂｊ４する。
第１ＩＩは、本発明を応用したシステムの構成の一例で
ある。
ある。
入力ボート部ｌは、中央処ｗＩ部２、および割り込み制
御部４に＠続され、中央処理１１２は、出カポ−）ｉｔ
１３、おＬび割り込み制御１ｉ４に接続されていゐ。
御部４に＠続され、中央処理１１２は、出カポ−）ｉｔ
１３、おＬび割り込み制御１ｉ４に接続されていゐ。
入カポ−）Ｉｌｌに入力がＴｏると、割込み制御１１１
４に１９割り込み制御され、割り込み情報を中央処１１
ｓ２に送９、中央込珊部２は入力ボート部ＩＬ９情報七
入力した後処理して出力ボートｓ３に送出する。
４に１９割り込み制御され、割り込み情報を中央処１１
ｓ２に送９、中央込珊部２は入力ボート部ＩＬ９情報七
入力した後処理して出力ボートｓ３に送出する。
ｇｇｚ図は、本発明の一実施例で第１図の制御部４に相
当する部分の評−である。
当する部分の評−である。
＠９込みの入力が（（）〜（ハ）の３つの場合の例であ
るが、各々の割り込みに応じてそれに対応するカウンタ
部５〜７がそれぞれの許容待ち時間（プリセットされる
。ｔた、こＯカウンタ框、一定時間おきにカウントダウ
ンされる。
るが、各々の割り込みに応じてそれに対応するカウンタ
部５〜７がそれぞれの許容待ち時間（プリセットされる
。ｔた、こＯカウンタ框、一定時間おきにカウントダウ
ンされる。
＠り込み発生Ｗ６８は、カウンタ５〜７のうち最も待ち
時間の短い割り込みに対して処理１行うＬう情報會中央
処ＩＦＩｉｌＫ送出丁ゐ、処理が終了すると該当するカ
ウンタは、リセットされ、次の割り込みまで動作しない
。
時間の短い割り込みに対して処理１行うＬう情報會中央
処ＩＦＩｉｌＫ送出丁ゐ、処理が終了すると該当するカ
ウンタは、リセットされ、次の割り込みまで動作しない
。
第３１１は、本発明の他の実施例を示すもので、第２図
と異るのは割り込み入力に各々カウンタをもって待ち時
間を管理するかわりにシフトレジスタ部１２にエフ時間
を管理しシフトレジスタ部１２のビット位置により待ち
時間を、キャラクタにより割り込み入力を認識する。シ
フトレジスタｓｌｚは一定時間おきに右ヘシフトされる
。
と異るのは割り込み入力に各々カウンタをもって待ち時
間を管理するかわりにシフトレジスタ部１２にエフ時間
を管理しシフトレジスタ部１２のビット位置により待ち
時間を、キャラクタにより割り込み入力を認識する。シ
フトレジスタｓｌｚは一定時間おきに右ヘシフトされる
。
キャラクタ挿入部９〜１１はに）〜（へ）の割り込み要
求に対して、どの入力からの割り込み！！求かｔｍ別で
きるコード全シフトレジスタ部１２に送出する。キャラ
クタ挿入部１０は１２に挿入すべきビット位置にキャラ
クタ挿入部９からの情報がある場合のみ１ビツト右にセ
ットする。キャラクタ挿入部１１も同様ＶＣ１ビット又
は２ビツト右にセットできる。
求に対して、どの入力からの割り込み！！求かｔｍ別で
きるコード全シフトレジスタ部１２に送出する。キャラ
クタ挿入部１０は１２に挿入すべきビット位置にキャラ
クタ挿入部９からの情報がある場合のみ１ビツト右にセ
ットする。キャラクタ挿入部１１も同様ＶＣ１ビット又
は２ビツト右にセットできる。
シフトレジスタ１４ｉＪシフトレジスタ部１２のデータ
全並列シフトして最も右のビットに中ヤラクタがあられ
れるオで右シフトして、どの割り込み要因が最も許容待
ち時間が短いかをバッフアレジス４５１５に送出し、バ
ッファレジスタ部１５に中央処理部に割り込み′ｋｌｌ
！求する。
全並列シフトして最も右のビットに中ヤラクタがあられ
れるオで右シフトして、どの割り込み要因が最も許容待
ち時間が短いかをバッフアレジス４５１５に送出し、バ
ッファレジスタ部１５に中央処理部に割り込み′ｋｌｌ
！求する。
レジスタ制御１ｆＢ１３１’！シフトレジスタ１２．１
４に対して並列シフト、右シフト等の制御全行う。
４に対して並列シフト、右シフト等の制御全行う。
割り込み処理が終了すると、該当するビットは中央処理
ｆ！６ｘｖリセット情報を受はリセットされも本発明Ｋ
Ｌれげ、割り込み処理會時間的に有効に行えるので実質
的な処理速ｆｔ−高くできる。
ｆ！６ｘｖリセット情報を受はリセットされも本発明Ｋ
Ｌれげ、割り込み処理會時間的に有効に行えるので実質
的な処理速ｆｔ−高くできる。
第１図は本発明を応用したシステムの全構成の一例であ
り、第２図は本発明の実施例であＶ第３図は別の実施例
である。 図において、１は入力ボート部、２は中央処理部３に出
力ボート部、４は割り込み制御部、５〜７はカウンタ部
、８は割り込み発生部、９〜１１にキャラクタ挿入部、
！２，１４ｔ’ｆｆシフトレジスタｅ、１３はレジスタ
制御部、１５Ｆｘバッファレジスタ部を示す。 １目
り、第２図は本発明の実施例であＶ第３図は別の実施例
である。 図において、１は入力ボート部、２は中央処理部３に出
力ボート部、４は割り込み制御部、５〜７はカウンタ部
、８は割り込み発生部、９〜１１にキャラクタ挿入部、
！２，１４ｔ’ｆｆシフトレジスタｅ、１３はレジスタ
制御部、１５Ｆｘバッファレジスタ部を示す。 １目
Claims (1)
- マイクロプロセッサを用いた実時間処理システムにシい
て、筒数の割込み要求信号に応じて各々の許容待ち時間
音プリセットするカウンタと、該カウンタの設定信管検
知して最も待ち時間の短い割込み要求処Ｗを中央処理部
に指示する割込み発生ｉｌＩ會具備したことを特徴とす
る割込み優先ｌ決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109881A JPS582952A (ja) | 1981-06-29 | 1981-06-29 | 割込み優先度決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109881A JPS582952A (ja) | 1981-06-29 | 1981-06-29 | 割込み優先度決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582952A true JPS582952A (ja) | 1983-01-08 |
Family
ID=14291614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10109881A Pending JPS582952A (ja) | 1981-06-29 | 1981-06-29 | 割込み優先度決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6217842A (ja) * | 1985-07-16 | 1987-01-26 | Hitachi Ltd | プログラム管理方法 |
-
1981
- 1981-06-29 JP JP10109881A patent/JPS582952A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6217842A (ja) * | 1985-07-16 | 1987-01-26 | Hitachi Ltd | プログラム管理方法 |
| JPH0516613B2 (ja) * | 1985-07-16 | 1993-03-04 | Hitachi Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS582952A (ja) | 割込み優先度決定方式 | |
| US20030225812A1 (en) | Controller for machine | |
| CA1241761A (en) | Interrupt driven prioritized work queue | |
| JP2005135137A (ja) | 仮想計算機システム | |
| JPH025104A (ja) | 演算処理装置 | |
| JPH0199132A (ja) | マルチタスク実行装置 | |
| JPS59167754A (ja) | 割込制御装置 | |
| JPS60241104A (ja) | デイジタル制御装置の演算方法 | |
| JP2586157B2 (ja) | システム制御装置 | |
| JPH05225112A (ja) | 情報処理装置 | |
| JP2710219B2 (ja) | Ｄｍａ制御装置 | |
| JPS5922145A (ja) | 割込制御方式 | |
| JPS60539A (ja) | 処理進行モニタ方式 | |
| JPS6159537A (ja) | 割込コントロ−ラ | |
| JPS6292030A (ja) | 並列処理制御方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS581224A (ja) | デイスプレイ制御方式 | |
| JPS6142055A (ja) | 入出力制御装置 | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPH0254562B2 (ja) | ||
| JPH04160548A (ja) | データ読込制御方式 | |
| JPH03259339A (ja) | データ処理装置 | |
| JPS63261431A (ja) | マ−ジ・プロセス制御方式 | |
| JPH03218531A (ja) | 高速割込み処理装置 | |
| JPS62239237A (ja) | デ−タフロ−型情報処理装置 |