JPS63261431A - マ−ジ・プロセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 メツセージで起動されるプロセスからなる計’Ｊｉｔ機
システムの、複数プロセスからのメツセージをマージし
て渡すためのマージ・プロセスを効率良く制御するため
の制御方式である。

送信プロセスごとに対応するメツセージ到着待行列を、
マージ・プロセスと一般プロセスとに分離し、メツセー
ジが到着すると一般プロセスを実行可能プロセス待行列
に、マージ・プロセスをマージバッファにつなぐ。マー
ジバッファは実行可能のマージ・プロセスの待行列への
ポインタと、それが処理するメツセージの入力ストリー
ムバッファへのポインタとの対を１エントリとする。

この制御方式により、マージ・プロセスの待行列処理が
簡単になって制御のオーバヘッドを減少でき、又マージ
・プロセスを優先して実行するような構成をとることも
容易になる。

〔産業上の利用分野〕

本発明は、メソセージで起動されるプロセスからなる計
算機システムの、複数プロセスのメツセージをマージし
てプロセスに渡すためのマージ・プロセスを制御する方
式に関する。

〔従来の技術〕

第２図は計算機システムの一構成例を示すブロック図で
ある。

システムは、一般に複数台ある処理装置１が主記憶装置
２に接続されて構成され、処理装置１は主記憶装置２に
ロードされているプログラムを実行する。

プログラム実行の１実行単位はプロセスとして管理され
、各処理装置１はシステムの管理を行う所定の管理プロ
グラムを実行することにより、実行できる条件の整った
状態で、実行を待っているプロセスの１つを選択して実
行する。

そのために管理プログラムは、第３図（ａ）に示すよう
に、実行可能プロセス（プロセスＲ１−Ｒ３）を実行可
能キュー１０に待行列として接続しておき、そこから例
えば先着順にプロセスを取り出して実行するように制御
する。

いわゆる並列論理型言語のプログラムは、並列に実行可
能な多数のプロセスに分割して実行することが容易なよ
うに構成されるが、このようなプログラムを実行するプ
ロセス群では、一般にプロセス間で頻繁に情報の授受が
必要になる。

そのような情報の授受は、プロセス間で変数を共有する
ことによって、その変数値を定義する定義データとして
のメツセージを授受することによって行われる。一般に
プロセスは所要の未定義変数に定義データが到着するこ
とによって起動される。

゛　あるプロセス間のメツセージの流れはストリームと
して制御され、あるストリームについて未定義変数が定
義されるのを待つプロセスは、所要の各変数に割り当て
られた制御語１１　（第３図（ａ））からそれぞれ指示
される待行列を構成する。

この変数が所定のプロセスによって定義されると、第３
回申）に示すように、その変数の制御語１１が定義デー
タを保持するストリームバッファ１２を指示するように
切り換えられ、そこに接続する待行列のプロセスは実行
可能キュー１０につなぎ換えられる。

従って、それらのプロセスは前記のようにキューから取
り出されて、ストリームバッファ１２上に到着した定義
データに基づく処理を実行し、実行の結果再びデータ到
着を待つステップに至れば、前記と同様に所要の変数の
制御語１１につながる待ち行列に入る。

このような環境において、１つのプロセスが複数のプロ
セスからのメツセージを１つのストリームとして受信す
る場合には、複数の送信元からのメツセージを１ストリ
ームとしてまとめる、いわゆるマージを行うために、マ
ージ・プロセスがメツセージ送信側の各プロセスと所要
の変数を共有するプロセスとして設けられる。

マージ・プロセスは対応する送信側プロセスが所定のス
トリームバッファ　（入力ストリームバッファとする）
に定義データを設定するのを前記のようにして待ち（第
３図（ａ））　、データが到着すると第３回申）のよう
に実行可能キューにつなぎ換えられて実行を待つ。

マージ・プロセスは、到着したデータを入力ストリーム
バッファから、受信側のプロセスが待っているストリー
ムバッファ　（出力ストリームバッファとする）へ転送
する処理を実行する。

こ＼で、もしそのとき入力ストリームバッファ１２に図
のａ、ｂのデータが到着し、例えばそれが入力ストリー
ムの完結を示していない場合には、次のＣのデータを待
つための所定の変数の制御語１３につながる待行列を第
３図（Ｃ１のように構成して、再び前と同様に変数値デ
ータの到着を待つ状態に戻る。

〔発明が解決しようとする問題点〕

前記のように、マージ・プロセスの各定義データ到着ご
との処理は比較的単純な内容であるので、短時間に処理
を終わるが、定義データ到着ごとの比較的頻繁な起動が
必要である。

その度に制御語の待行列から実行可能キューへのつなぎ
換え、実行可能キューからの取り出しがあり、再び制御
語の待行列へつながるというように、待行列の制御が伴
い、この制御によるオーバヘッドが、実際の処理の時間
に対して比較的大きな割合を占めることになる。且つ、
システム内には一般に多数のマージ・プロセスが存在し
て、それらが比較的頻繁に起動されるので、システムの
処理効率が低くなるという問題がある。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

図は計算機システムにおける、プロセスの制御機構を示
し、２０．２１は変数に対応する制御語、２２は未定義
の変数の制御語２０から指示され、プロセスの待行列を
マージ・プロセスとその他のプロセスに分けて指示する
待行列ヘッダ、２３は定義された変数を待っていたマー
ジ・プロセスの待行列とその定義データの入力ストリー
ムバッファとを指示するマージバッファ、２４は実行可
能キューである。

〔作　用〕

所要の変数への定義データの到着を待つプロセスは、そ
の未定義変数の制御語２０から指示する待行列の待行列
へラダ２２に、マージ・プロセスとその他の一般プロセ
スに分けてつながれる。

未定義の変数が定義されると、それに対応する待行列ヘ
ッダ２２につながれていた一般プロセスは実行可能キュ
ー２４へつながれ、マージ・プロセスの待行列はマージ
バッファ２３の１エントリにつなぎ換えられ、そのエン
トリから定義された変数の入力ストリームバッファを指
示するようにポインタが設定される。

従って、例えばマージバッファ２３につながるマージ・
プロセスを優先して実行し、再び同じ入力ストリームバ
ッファの未定義データを待つ場合には、マージ・プロセ
スを一括して待行列に戻すことができる。

以上の構成により、マージ・プロセスの待行列の切換オ
ーバヘッドが減少し、優先処理等の制御も効率よく行う
ことが可能になる。

〔実施例〕

あるストリームについて未定義変数が定義されるのを待
つプロセスは、従来と同様に所要の各変数に割り当てら
れた制御語からそれぞれ指示される待行列を構成する。

但し本発明により、第１図に示すように制御語２０は待
行列ヘッダ２２を指示し、待行列へラダ２２は２つの待
行列へのポインタを持って、マージ・プロセスとその他
の一般プロセスとの待行列を分離して構成するようにす
る。

この変数が所定のプロセスによって定義されると、従来
と同様にその変数の制御語２１は定義データを保持する
ストリームバッファ２５を指示するように切り換えられ
る。

そのとき該当変数に対して待行列へラダ２２で示すよう
に構成されていた一般プロセスの待行列のプロセスは、
従来のように実行可能キュー２４へつながれて、以後前
記のように制御される。

一方、同じ待行列ヘッダ２２に分離してつながれていた
マージ・プロセスの待行列は、実行可能キュー２４へは
接続せず、マージバッファ２３につなぎ換えられる。

マージバッファ２３はマージ・プロセスの待行列に対応
する複数のエントリからなり、各エントリは２つのポイ
ンタを持って、一方のポインタで待行列を指示し、他方
のポインタで、新たな定義データの入力ストリームバッ
ファ２５を指示するようにする。

前記第２図のような構成の計算機システムにおいて、実
行するプロセスを選択する処理袋Ｗ、１は、例えばマー
ジバッファ２３につながる待行列のマージ・プロセスを
優先して実行し、マージバッファ２３に実行待ちのプロ
セスが無い場合に実行可能キュー２４からプロセスを取
り出して実行する。

又は、一部の処理袋Ｗ１をマージ・プロセスを実行する
専用処理装置とするようにシステムを構成してもよい。

マージ・プロセスを実行する処理装置ｌは、マージバッ
ファ２３の１エントリにつながるマージ・プロセスを、
同じ入力ストリームバッファ２５に関して順次実行した
後、この入力ストリームバッファ２５への後続の定義デ
ータを再び待つ場合には、その行列を待行列へラダ２２
に接続する。

以上のようにして、マージ・プロセスの待行列の切換オ
ーバヘッドが減少し、優先処理等の制御も効率よく行う
ことができる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、メツセ
ージを授受するプロセスを実行する計算機システムにお
いて、複数プロセスからのメツセージをマージして渡す
マージ・プロセスを制御するオーバヘッドを減少して、
システムの処理効率を向上するという著しい工業的効果
がある。

【図面の簡単な説明】

第１図は本発明の原理構成ブロック図、第２図は計算機
システムの構成例ブロック図、第３図は従来の構成を示
すブロック図 である。 図において、 １は処理装置、　　　　２は主記憶装置、１０．２４は
実行可能キュー、 １１．１３．２０．２１は制御語、 １２ハ入カストリームバツフア、 本発明の原理構成ブロック図 第１図 第２図 従来の構成を示すブロック図 第３図

Claims (1)

1. 【特許請求の範囲】 複数のプロセスを実行し、該各プロセスは所定のストリ
   ームバッファに他のプロセスが送信するメッセージを受
   信することによって実行可能とし、複数の該プロセスか
   ら一プロセスの同一のストリームバッファへメッセージ
   を送信する場合の、該送信プロセスの入力ストリームバ
   ッファに送信されるメッセージを受信プロセスに対する
   出力ストリームバッファ上にマージする処理を行うマー
   ジ・プロセスを、該各送信プロセスごとに有する計算機
   システムにおいて、 該送信プロセスごとの入力ストリームバッファのメッセ
   ージ到着を待つプロセスの待行列（２２）を該マージ・
   プロセスとマージ・プロセス以外のプロセスとに分離し
   て設け、 該待行列につながる該マージ・プロセス以外のプロセス
   を、実行可能プロセスの待行列につなぎ、該マージ・プ
   ロセスの待行列を、マージバッファ（２３）のエントリ
   につなぎ、 該マージバッファの各エントリは、実行可能なマージ・
   プロセスの待行列を指示するポインタと、該ポインタで
   指示される待行列のマージ・プロセスが処理する入力ス
   トリームバッファを指示するポインタとで構成されるよ
   うにしたことを特徴とするマージ・プロセス制御方式。