JPS5829032A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS5829032A JPS5829032A JP56126672A JP12667281A JPS5829032A JP S5829032 A JPS5829032 A JP S5829032A JP 56126672 A JP56126672 A JP 56126672A JP 12667281 A JP12667281 A JP 12667281A JP S5829032 A JPS5829032 A JP S5829032A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- timing
- data transfer
- processing unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ転送方式に関し、特に複数の処理装置
間のデータ転送方式に関するものである。
間のデータ転送方式に関するものである。
ＩｌＩ数の演算処理装置をデータ転送路で結合し、それ
ぞれ独立したタイミングで並行動作させる並列動作計算
機システムにおいては、波算処１１９置相互間でデータ
を転送する必要が生ずる。また、データを転送する場合
には、転送する演算処理装置間でデータを同期させる必
要がある。
ぞれ独立したタイミングで並行動作させる並列動作計算
機システムにおいては、波算処１１９置相互間でデータ
を転送する必要が生ずる。また、データを転送する場合
には、転送する演算処理装置間でデータを同期させる必
要がある。
第１図は、従来のデータ転送方式を用いた演算処理装置
のプルツタ図である。
のプルツタ図である。
演算処理装置ｌと６は、それぞれ独立したタイミングで
動作しているので、互いに非同期である。
動作しているので、互いに非同期である。
−家、演算処理装置ｌで実行する命令が、演算処理装置
６のレジスタ群８内にあるレジスタ９から読み出したデ
ータを、演算処理装置１の演算回路２で演算する命令で
あるとすれば、先ず演算処理装置６のタイミングでレジ
スタ９から読み出したデータを、演算処理装置ｌのタイ
這ンダに同期させるため同期回路１０に入力し、演算処
ｌ！！装置１内の制御回路３から同期ｔｙｌｌ信Ｊｇ＆
１１を介して同期信号を同動回路１０に送出することに
よりデータを同期させた＆為データ転送線１２を介して
演算処理装置ｌの演算回路２にデータを転送して、演算
回路２で演算を実行する。
６のレジスタ群８内にあるレジスタ９から読み出したデ
ータを、演算処理装置１の演算回路２で演算する命令で
あるとすれば、先ず演算処理装置６のタイミングでレジ
スタ９から読み出したデータを、演算処理装置ｌのタイ
這ンダに同期させるため同期回路１０に入力し、演算処
ｌ！！装置１内の制御回路３から同期ｔｙｌｌ信Ｊｇ＆
１１を介して同期信号を同動回路１０に送出することに
よりデータを同期させた＆為データ転送線１２を介して
演算処理装置ｌの演算回路２にデータを転送して、演算
回路２で演算を実行する。
第１図に示すデータ転送方式では、転送するデ−夕を同
期さぜる回路が演算処理装置ごとに必要であるため、囲
路が複雑となり使用部品も多く１コスト高を招いている
。
期さぜる回路が演算処理装置ごとに必要であるため、囲
路が複雑となり使用部品も多く１コスト高を招いている
。
本発明の目的は、このような従来の欠点を除去するため
、独立のタイミングで動作する＊ｉの演算処理装置間の
データ転送を、データ同期回路を設けることなく、簡単
に同期させて転送することができるデータ転送方式を提
供することにある。
、独立のタイミングで動作する＊ｉの演算処理装置間の
データ転送を、データ同期回路を設けることなく、簡単
に同期させて転送することができるデータ転送方式を提
供することにある。
本発明のデータ転送方式は、互ψに独立したタイミング
で動作するｙ龜の演算処理装置間のデータ転送方式にお
いて、データ転送が必要となった演算処理装置間で一方
の演算処理装置から他方の演算処理装置にタイミング停
止信号を送出して処理動作を停止畜せ、他方の演算処理
装置内でのデータの非同期な更新をなくした彼にデータ
転送を行うことを特徴としている。
で動作するｙ龜の演算処理装置間のデータ転送方式にお
いて、データ転送が必要となった演算処理装置間で一方
の演算処理装置から他方の演算処理装置にタイミング停
止信号を送出して処理動作を停止畜せ、他方の演算処理
装置内でのデータの非同期な更新をなくした彼にデータ
転送を行うことを特徴としている。
以下、本発明の負ｉ例を、図面により説明する。
絶２図は１本発明の実施例を示すデータ転送方式を用い
た演算処理装置のプレツタ図である。
た演算処理装置のプレツタ図である。
各演算処理装置１．５には、それぞれ渋算障路２．６、
制御回路１３．１４、レジスタ群４．８が内蔵されてお
り、演算処理装置相互間には制御回路１３．１４全結合
するタイミング制御Ｉ化号線１５および異なる［１１ｆ
内のレジスタ群４．８と演算回路２，６を結合するデー
タ転送線１６が設けられる。 いま、独立のタイミング
で動作する演算処理装置１と５間でデータ転送の要求が
生じた場合について説明する。
制御回路１３．１４、レジスタ群４．８が内蔵されてお
り、演算処理装置相互間には制御回路１３．１４全結合
するタイミング制御Ｉ化号線１５および異なる［１１ｆ
内のレジスタ群４．８と演算回路２，６を結合するデー
タ転送線１６が設けられる。 いま、独立のタイミング
で動作する演算処理装置１と５間でデータ転送の要求が
生じた場合について説明する。
演算処理装［１の笑行する命令が、演算処理装置５のレ
ジスタ群８内のレジスタ９からデータを読み出してｍ算
処流装置１の演算回路２で演算する命令であった場合、
先ず演算処理装置ｌがこの命令をｙ行する際に１制御回
路１３から演算処理装置８の制御回路１４に対してタイ
ミング制御信＠線１５を介してタイミング停止信号を送
出する〇制御回路１３．１４は、それぞれ演算処理製置
ｌｂ内の各し１路に独立のタイミング信号を分配する回
路であり、本発明ではこれ以外に他の植鉢処理装置に対
してタイミング停止信号を出力する機能と、他の演算処
理装置力・ら入力されたタイミング停止信号によシ自ら
のタイミング発生および分配動作を停止する機能とを具
備している〇演算処理装置５の制御回路１４は、タイミ
ング停止信号が入力すると、演算処理装置δ内のタイミ
ングを停止させるので、その時点以降は演算回路６での
演算、レジスタ群８での内容更新は行われなくなる。
ジスタ群８内のレジスタ９からデータを読み出してｍ算
処流装置１の演算回路２で演算する命令であった場合、
先ず演算処理装置ｌがこの命令をｙ行する際に１制御回
路１３から演算処理装置８の制御回路１４に対してタイ
ミング制御信＠線１５を介してタイミング停止信号を送
出する〇制御回路１３．１４は、それぞれ演算処理製置
ｌｂ内の各し１路に独立のタイミング信号を分配する回
路であり、本発明ではこれ以外に他の植鉢処理装置に対
してタイミング停止信号を出力する機能と、他の演算処
理装置力・ら入力されたタイミング停止信号によシ自ら
のタイミング発生および分配動作を停止する機能とを具
備している〇演算処理装置５の制御回路１４は、タイミ
ング停止信号が入力すると、演算処理装置δ内のタイミ
ングを停止させるので、その時点以降は演算回路６での
演算、レジスタ群８での内容更新は行われなくなる。
タイ々ング停止後、レジスタ９のデータ内容が演算処理
装置１のタイミングに同期して読み出され１データ転送
線１６を介して演算処理装置１の演算回路２に転送され
、演算が奥行される。演算が終了すると、制御回路１３
からタイζシダ制御信号６１１５を介して送出されてい
るタイミング停止信号が解除されるので、演算処理装置
５の制御回！！１４はタイミング発生むよび分配動作を
再開する。
装置１のタイミングに同期して読み出され１データ転送
線１６を介して演算処理装置１の演算回路２に転送され
、演算が奥行される。演算が終了すると、制御回路１３
からタイζシダ制御信号６１１５を介して送出されてい
るタイミング停止信号が解除されるので、演算処理装置
５の制御回！！１４はタイミング発生むよび分配動作を
再開する。
演算処理装置１が演算処理装置δ内のレジスタ更新を禁
止していゐ間に、レジスタａの内容が読み出されるため
、演算処理装置１の演算回路２に転送されるときにはデ
ータは演算処理装置１のタイミングに同期している。し
たがって、従来必要とされているデータ同期囲路は、本
発明では不要となる。
止していゐ間に、レジスタａの内容が読み出されるため
、演算処理装置１の演算回路２に転送されるときにはデ
ータは演算処理装置１のタイミングに同期している。し
たがって、従来必要とされているデータ同期囲路は、本
発明では不要となる。
なお、制御回路１３から送出されるタイミング停止信号
は、演算処理装置ｌで読み出された命令コードのレジス
タ選択信号に同期して送出してもよく、また演算処理装
置１の命令中にタイミング停止信号出力のための新しい
命令を追加して亀よい。 また、演算処理装置６の制御
回路１４において、タイミング停止信号の入力によりタ
イミングを停止させる回路は、演算処理ドｔ５の起動、
停止回路と同じものでよ−。 なお、タイミング停止信
号作成回路、タイミング停止回路は、いずれも公知のも
のを使用できる。
は、演算処理装置ｌで読み出された命令コードのレジス
タ選択信号に同期して送出してもよく、また演算処理装
置１の命令中にタイミング停止信号出力のための新しい
命令を追加して亀よい。 また、演算処理装置６の制御
回路１４において、タイミング停止信号の入力によりタ
イミングを停止させる回路は、演算処理ドｔ５の起動、
停止回路と同じものでよ−。 なお、タイミング停止信
号作成回路、タイミング停止回路は、いずれも公知のも
のを使用できる。
以上説明したように、本発明によれｄ１タイミング停止
信号を出力して相手方演算処理装置の動作を停止してか
らデータ転送を行うため、簡単に転送先演算処理装置の
タイミングに同期させることができ、データ同期回路が
不要となるので、演算処理装置の構成は簡単となり、部
品数も少なくなる。
信号を出力して相手方演算処理装置の動作を停止してか
らデータ転送を行うため、簡単に転送先演算処理装置の
タイミングに同期させることができ、データ同期回路が
不要となるので、演算処理装置の構成は簡単となり、部
品数も少なくなる。
第１図は従来の複数個の演算処理装置間のデータ転送動
作を示すブロック図、第２図は本発明の実施例を示すデ
ータ転送方式を用いた演算処理装ぼのブロック図である
Ｏ １，６：演算処理装置、２，６！演算回路、３゜１３
、１４ ！制御回路、４．８２レジスタ群、０：レジス
タ、１０！同期回路、１６！タイミング制御信号線、１
６：データ転送線。 第１図
作を示すブロック図、第２図は本発明の実施例を示すデ
ータ転送方式を用いた演算処理装ぼのブロック図である
Ｏ １，６：演算処理装置、２，６！演算回路、３゜１３
、１４ ！制御回路、４．８２レジスタ群、０：レジス
タ、１０！同期回路、１６！タイミング制御信号線、１
６：データ転送線。 第１図
Claims (1)
- 互−に独立したタイミングで動作する複数の演算処理装
置間のデータ転送方式において、各演算処理装置は他の
演算処理装置に対してタイミング停止信号を出力する手
段と、他の演算処理装置かも入力したタイミング停止信
号にょや自らのタイミングを停止する手段を有し、任意
の演算処理装置が他の演算処理装置との間でデータ転送
の必要が生じたとき、上記タイくング停止信号を送出し
て他の演算処理装置の動作を停止した後、データを転送
することを特徴とするデータ転送方式Ｏ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126672A JPS5829032A (ja) | 1981-08-14 | 1981-08-14 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126672A JPS5829032A (ja) | 1981-08-14 | 1981-08-14 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5829032A true JPS5829032A (ja) | 1983-02-21 |
Family
ID=14941000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126672A Pending JPS5829032A (ja) | 1981-08-14 | 1981-08-14 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829032A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117654A (ja) * | 1984-11-13 | 1986-06-05 | Nippon Telegr & Teleph Corp <Ntt> | プロセツサ間の情報転送同期方式 |
-
1981
- 1981-08-14 JP JP56126672A patent/JPS5829032A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117654A (ja) * | 1984-11-13 | 1986-06-05 | Nippon Telegr & Teleph Corp <Ntt> | プロセツサ間の情報転送同期方式 |
| JPH027099B2 (ja) * | 1984-11-13 | 1990-02-15 | Nippon Telegraph & Telephone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3810114A (en) | Data processing system | |
| JPS61141065A (ja) | 画像表示信号発生装置 | |
| JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
| JPS5829032A (ja) | デ−タ転送方式 | |
| JP2573297B2 (ja) | 電力制御用ディジタルコントローラ | |
| JPH01177672A (ja) | ディジタル信号処理装置 | |
| JPH02171096A (ja) | マルチプロセッサ交換システムの時計同期方式 | |
| JPH11238042A (ja) | 分散シミュレーション制御装置 | |
| JPH0239651A (ja) | 伝送速度変換回路 | |
| JPS6129961A (ja) | デ−タ転送方式 | |
| JPH02308356A (ja) | 並列処理装置 | |
| JPS58214958A (ja) | マルチプロセツサシステムの同期デ−タ転送方式 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPS63214859A (ja) | 同期式デ−タ出力回路 | |
| SU779996A1 (ru) | Устройство дл обмена данными | |
| JPS60263255A (ja) | プロセツサ同期方式 | |
| JPH0528094A (ja) | Ｄｍａデータ転送装置 | |
| JPS63204456A (ja) | バス制御装置 | |
| JPS6280750A (ja) | システムバスのデ−タ転送装置 | |
| JPH01185049A (ja) | 信号処理回路 | |
| JPH10289196A (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS63141134A (ja) | 割込制御装置 | |
| JPS63237157A (ja) | デ−タ処理システム | |
| JPS61262870A (ja) | バス制御方式 | |
| JPS6155196B2 (ja) |