JPS5828839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5828839A JPS5828839A JP12664381A JP12664381A JPS5828839A JP S5828839 A JPS5828839 A JP S5828839A JP 12664381 A JP12664381 A JP 12664381A JP 12664381 A JP12664381 A JP 12664381A JP S5828839 A JPS5828839 A JP S5828839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- point metal
- melting point
- layer
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ｒ１、高′冶度、高・・ト１りの１７８１の製１
１″１）ｊ ｔ）ｋ （（（門するものである。１ １、Ｓ Ｔ］に省Ｉｆｆ化ト１Ｖ−１１密度化’／Ｃｌ
”ｔ′／１： ＝＞−（、Ｉｒ分１’１ｌｌ（１４漬、
ゲート電１函構へ、金１．・１．配線（１１じ冒）ンの
１．８１ろ−（１１成ずろ各（１す１１告ニｉ；−イー
７Ｔ、加１−１θ、〕ｉｉ 、ｒｌｌｌ ｆｔ： 、
Ｎ而の段差部６）の甲坦化、配糺１層、リタの多層化舌
の申・波性が噌し７ている１、１散１削化、牢旧化、多
１・ｊぐ化の／こめにイ３効々方法の１つにリーノト＝
４ノｔ）りが（りる１、リフ１オフｔノミを用いた・＋
７． 、＋１１．化１支術Ｑ−１、と４１−１でに伸々
検、１・ｊさＪｌてきている。ぞの 例イＩ引５１１ン
１〜第６図に述べろ。
１″１）ｊ ｔ）ｋ （（（門するものである。１ １、Ｓ Ｔ］に省Ｉｆｆ化ト１Ｖ−１１密度化’／Ｃｌ
”ｔ′／１： ＝＞−（、Ｉｒ分１’１ｌｌ（１４漬、
ゲート電１函構へ、金１．・１．配線（１１じ冒）ンの
１．８１ろ−（１１成ずろ各（１す１１告ニｉ；−イー
７Ｔ、加１−１θ、〕ｉｉ 、ｒｌｌｌ ｆｔ： 、
Ｎ而の段差部６）の甲坦化、配糺１層、リタの多層化舌
の申・波性が噌し７ている１、１散１削化、牢旧化、多
１・ｊぐ化の／こめにイ３効々方法の１つにリーノト＝
４ノｔ）りが（りる１、リフ１オフｔノミを用いた・＋
７． 、＋１１．化１支術Ｑ−１、と４１−１でに伸々
検、１・ｊさＪｌてきている。ぞの 例イＩ引５１１ン
１〜第６図に述べろ。
第１図・））１Ｃ１、Ｓ！Ｊ（板、２ｉｌ熱酸イＩｓ
１１ヴ（、：３（弓ポリＳ］、４目、ｌ／シストバタン
である。し／ス１４４マスクにし−ＣポリＳ１膜３を、
リアクティブイオン玉ノチノク法で→ノイ！・エツチン
グを／１１）させろことなくエツチングして、第２図の
Ｉ’ｆ’１１告をイ：Ｉる。この上に５ｉ０２膜あるい
乞ｔｓｉ３Ｎ４膜舌の絶縁膜を、基板 ３− 表面に垂直な方向に方向性をもだせて堆積することので
きる例えばイオンビームスパッタ法の如きｒ’、’ｆ膜
…積法によって堆積して、第３図の構造を得る。５がレ
ジスト４あるいは熱酸化膜２の上に堆積したＳ ｉＯ２
膜で、８がレジスト４の側壁７およびポリＳＩ膜３の側
壁６にＭ（積しゾζ５ｉ０２膜である。イオンに方向性
があるだめに堆積時の方向性が良好であるとしても、イ
坦な部分に堆積しだ５ｉ０２膜５の膜Ｊｌの数分の１の
膜厚をもつ５ｉ０２膜８が側壁部分に堆積する。従って
、５１０２膜８をエツチングして除かない場合１この５
１０２膜８の膜厚が薄くてビンポールがあれはリフトオ
フができるものの、リフトオフの歩Ｗｉリー低くかつリ
フトオフ後にパリが残る。Ｓ ｉＯ２膜８をエツチング
して除くとレジスト４の側壁が露出してリフトオフが可
能となる。
１１ヴ（、：３（弓ポリＳ］、４目、ｌ／シストバタン
である。し／ス１４４マスクにし−ＣポリＳ１膜３を、
リアクティブイオン玉ノチノク法で→ノイ！・エツチン
グを／１１）させろことなくエツチングして、第２図の
Ｉ’ｆ’１１告をイ：Ｉる。この上に５ｉ０２膜あるい
乞ｔｓｉ３Ｎ４膜舌の絶縁膜を、基板 ３− 表面に垂直な方向に方向性をもだせて堆積することので
きる例えばイオンビームスパッタ法の如きｒ’、’ｆ膜
…積法によって堆積して、第３図の構造を得る。５がレ
ジスト４あるいは熱酸化膜２の上に堆積したＳ ｉＯ２
膜で、８がレジスト４の側壁７およびポリＳＩ膜３の側
壁６にＭ（積しゾζ５ｉ０２膜である。イオンに方向性
があるだめに堆積時の方向性が良好であるとしても、イ
坦な部分に堆積しだ５ｉ０２膜５の膜Ｊｌの数分の１の
膜厚をもつ５ｉ０２膜８が側壁部分に堆積する。従って
、５１０２膜８をエツチングして除かない場合１この５
１０２膜８の膜厚が薄くてビンポールがあれはリフトオ
フができるものの、リフトオフの歩Ｗｉリー低くかつリ
フトオフ後にパリが残る。Ｓ ｉＯ２膜８をエツチング
して除くとレジスト４の側壁が露出してリフトオフが可
能となる。
しかしながら、側壁に堆積しだ５ｉ０２膜８は結合が口
■でエツチングされる速度も平坦な部分に堆積した５１
０２膜５よりも大きいので、５１０２膜８をエツチング
して除いた構造は第４図の様になる。溶剤中の超音波洗
浄によってレジスｌ−４を溶かしてリフ ４−− トオフすることにＪ。つて第５図のｉ’ｌ’ｊ Ｊ＜’
（Ａ・イ（）る。。
■でエツチングされる速度も平坦な部分に堆積した５１
０２膜５よりも大きいので、５１０２膜８をエツチング
して除いた構造は第４図の様になる。溶剤中の超音波洗
浄によってレジスｌ−４を溶かしてリフ ４−− トオフすることにＪ。つて第５図のｉ’ｌ’ｊ Ｊ＜’
（Ａ・イ（）る。。
Ｓ】０２膜５の上面とポリ５１１１らＸ３の土面（ｔ−
ｊ ｉ’ｉｌ −の、詔さになってｆ（ｌいろがポリＳ
ｉ膜３の１ｌｌｌ Ｉｉ、ｑ ６にＶ字（１′、ｌｉが
生じ平井４な構４１ｉ ｋｌイ！Ｉらオ′１ない３、こ
のＶ字７ｊ、ｌｉかできないようにエツチングの１汁を
減らすと第（）図に示すようにリフトオフ後に１、パリ
９が残つゾ、−リ、１／／スト４の１１１１１壁を完全
に訃４．・つた膜１．０．．ｌ二して践ろことになる。
ｊ ｉ’ｉｌ −の、詔さになってｆ（ｌいろがポリＳ
ｉ膜３の１ｌｌｌ Ｉｉ、ｑ ６にＶ字（１′、ｌｉが
生じ平井４な構４１ｉ ｋｌイ！Ｉらオ′１ない３、こ
のＶ字７ｊ、ｌｉかできないようにエツチングの１汁を
減らすと第（）図に示すようにリフトオフ後に１、パリ
９が残つゾ、−リ、１／／スト４の１１１１１壁を完全
に訃４．・つた膜１．０．．ｌ二して践ろことになる。
側壁に堆積し／ζＳ ｉ Ｏ２膜Ｍｌ熱処哩すＪ′１は
膜質が密になりエツチングさノする速度も、ｉｌ’、
ｊｌｌな部分に堆（ｒ［シたＳ ＩＯ２膜５と同等にな
る。。
膜質が密になりエツチングさノする速度も、ｉｌ’、
ｊｌｌな部分に堆（ｒ［シたＳ ＩＯ２膜５と同等にな
る。。
従って、紀３図に示す試第１に高７晶処（１１１をＡｌ
１シてからエツチングをしてレジスＩ・の（ｌｌｌｌ
Ｉ’、（ｔｐ露出させれば、上記のＶ字溝やパリの問題
目なくｌｒる目ずである。しかしながら、従来のリフト
オフθ、に１、・いては、リフトオフ工程において溶Ｗ
（させる（」刊トシて（ｄ、、−、、ＩｍＫ述べたレジ
ストの他にポリイミド系樹脂等の高分子旧制や、Ａ／−
、ＺｎＯが検ｔ・１さＦｌており、こわら（４いずれも
次（に述べろ様ｌｆ理山に１つて高温熱処理に耐えられ
ない特性を有している３、すなわち、高分子４′Ａ刺は
、リフトオフ後の上ｐＩＨに１、・いて熱々１１． 、
ｌｌ＋１冒１．冒身が高々５００℃以下の電極配線プｍ
ｌ＋スに適用されている。レジスト−約２００℃以１・
、ポリイミド系（☆１脂であるＰＴＱは約４５０℃以下
でＶ：］１１１Ｉ熱］７）があるが、６１７１度がそれ
以十に々ると熱分ＩＷ ’Ｇの、ｆｉ１１成変化が、起
る。父、ＡＩ−、ＺｎＯは高分子、（」別」、りも１Ｉ
ＩＩ熱性においてすぐねたリフトオフ後１として検ｉｆ
・１されていＺ）。Ｍ（ｄ融点が６６０℃であり、：Ｎ
００〜４００℃以−１でＭ膜に粒界が成長してＭ膜表面
の凹凸が増大し、微細パターンが形成できなく庁るため
、リフ）・オフ）ｌ′Ａ才・１として使用できる７晶度
ｄ、高々５００℃である。Ｚｎ０１６’、 ５００℃以
上の耐熱＋７１をもち、１％のリン酸溶液で溶けるだめ
超電ｊ！４４Ａ別て゛あるニオブ系化合物のリフトオフ
に使用されている。しかし、ＺｎＯは８５０℃以上で５
ｉ０２と反応してＺｎ２５ｉ０４を形成Ｊるため高篇熱
処理下程を行／Ｃうことができない。従って、従来のリ
フトオフ法においてはリフトオフ工程において側壁にＪ
ｌｌ、ｌ’ｌ［したＳ ＋ ０２膜８を密にするだめの
高温熱処理を施すことができない。
１シてからエツチングをしてレジスＩ・の（ｌｌｌｌ
Ｉ’、（ｔｐ露出させれば、上記のＶ字溝やパリの問題
目なくｌｒる目ずである。しかしながら、従来のリフト
オフθ、に１、・いては、リフトオフ工程において溶Ｗ
（させる（」刊トシて（ｄ、、−、、ＩｍＫ述べたレジ
ストの他にポリイミド系樹脂等の高分子旧制や、Ａ／−
、ＺｎＯが検ｔ・１さＦｌており、こわら（４いずれも
次（に述べろ様ｌｆ理山に１つて高温熱処理に耐えられ
ない特性を有している３、すなわち、高分子４′Ａ刺は
、リフトオフ後の上ｐＩＨに１、・いて熱々１１． 、
ｌｌ＋１冒１．冒身が高々５００℃以下の電極配線プｍ
ｌ＋スに適用されている。レジスト−約２００℃以１・
、ポリイミド系（☆１脂であるＰＴＱは約４５０℃以下
でＶ：］１１１Ｉ熱］７）があるが、６１７１度がそれ
以十に々ると熱分ＩＷ ’Ｇの、ｆｉ１１成変化が、起
る。父、ＡＩ−、ＺｎＯは高分子、（」別」、りも１Ｉ
ＩＩ熱性においてすぐねたリフトオフ後１として検ｉｆ
・１されていＺ）。Ｍ（ｄ融点が６６０℃であり、：Ｎ
００〜４００℃以−１でＭ膜に粒界が成長してＭ膜表面
の凹凸が増大し、微細パターンが形成できなく庁るため
、リフ）・オフ）ｌ′Ａ才・１として使用できる７晶度
ｄ、高々５００℃である。Ｚｎ０１６’、 ５００℃以
上の耐熱＋７１をもち、１％のリン酸溶液で溶けるだめ
超電ｊ！４４Ａ別て゛あるニオブ系化合物のリフトオフ
に使用されている。しかし、ＺｎＯは８５０℃以上で５
ｉ０２と反応してＺｎ２５ｉ０４を形成Ｊるため高篇熱
処理下程を行／Ｃうことができない。従って、従来のリ
フトオフ法においてはリフトオフ工程において側壁にＪ
ｌｌ、ｌ’ｌ［したＳ ＋ ０２膜８を密にするだめの
高温熱処理を施すことができない。
本発明ｄ１、とわらの欠点を解決するだめ、リフトオフ
の１（］′に１３・いて、１ＶＴｏ 、 Ｘ〜ｌ、 Ｙ
ｌｌｉの（毛１’ 旨ｌ’ｉ虫、ｌ、’、ｉ、金属４・
リフトオフ用の（］イ′１とＬ−Ｃｆリニ川用、ｌｊ％
（ｒ１７、処理「（゛１″４−行ｌｆ−ってパリあろ
いｌ／−１７字１１す１のｌＣい１７． 、ｌ１１な＋
′ｌシ′−ｊを−リフトオフ後〕、でノーリ１．するこ
３１−に、１、す、ＬＳ Ｉ Ｃ’） 、・、−Ｘ１密
ｒａ ｆヒと高速１埃化合−１ツ［ることのてきろ゛］
′導体装置の製１＜Ｉ！方θ、を１１！、ｌ、 １１す
るイ）ぴ）−Ｃ；Ｉリイ〕４、以１・本兜明を詳細に１
．（（，１４１１−Ｊ−る１、第７図〜第１９１′スに
本発明にＪるリフＩ・」〕法を・示−Ｊ。第７１′ノ１
において］ ９：ｌ：Ｓｉ基板、２＆−１熱酸化膜、３
ｄポリ８１膜、］ １ ＆：ｌ’、 Ｍｏ膜、１２ｒ１
し／：＜ ｌ−Ｓ夕、／であるｏＭｏＭｏ膜１、蒸４４
、 ＣＶＩ） 、 ７．バック舌のいずＪｌの方、去
てｌｌｂ ｌ？ｔ しても４．い４．し／ス１バク／１
２をマスク（７ｉ１１．てＭｏ膜１１ヲ、ざらにし／ス
１）慎１２とＭＯ膜＋１をマスクｉ／ｎシテボリＳｉ
１１４＞ ３ Ｓ１ノーｆ ／りずろ。
の１（］′に１３・いて、１ＶＴｏ 、 Ｘ〜ｌ、 Ｙ
ｌｌｉの（毛１’ 旨ｌ’ｉ虫、ｌ、’、ｉ、金属４・
リフトオフ用の（］イ′１とＬ−Ｃｆリニ川用、ｌｊ％
（ｒ１７、処理「（゛１″４−行ｌｆ−ってパリあろ
いｌ／−１７字１１す１のｌＣい１７． 、ｌ１１な＋
′ｌシ′−ｊを−リフトオフ後〕、でノーリ１．するこ
３１−に、１、す、ＬＳ Ｉ Ｃ’） 、・、−Ｘ１密
ｒａ ｆヒと高速１埃化合−１ツ［ることのてきろ゛］
′導体装置の製１＜Ｉ！方θ、を１１！、ｌ、 １１す
るイ）ぴ）−Ｃ；Ｉリイ〕４、以１・本兜明を詳細に１
．（（，１４１１−Ｊ−る１、第７図〜第１９１′スに
本発明にＪるリフＩ・」〕法を・示−Ｊ。第７１′ノ１
において］ ９：ｌ：Ｓｉ基板、２＆−１熱酸化膜、３
ｄポリ８１膜、］ １ ＆：ｌ’、 Ｍｏ膜、１２ｒ１
し／：＜ ｌ−Ｓ夕、／であるｏＭｏＭｏ膜１、蒸４４
、 ＣＶＩ） 、 ７．バック舌のいずＪｌの方、去
てｌｌｂ ｌ？ｔ しても４．い４．し／ス１バク／１
２をマスク（７ｉ１１．てＭｏ膜１１ヲ、ざらにし／ス
１）慎１２とＭＯ膜＋１をマスクｉ／ｎシテボリＳｉ
１１４＞ ３ Ｓ１ノーｆ ／りずろ。
これらのエノチン、グｄ、いすＪｌもりＪ′クティブイ
オノエノチング法によって一すイドエノーｙ／グを生じ
さぜずにエノグノグずろ。エノ’／ツク１≧、・のＩｆ
ｌｒ ’＜１ｊ ヲ第８図に示す。勿論、ポリＳ１膜３
４−「ノー１７グーＪる前にし／スＩ・１２を剥：＋＋
ｌＩ シでＭｏ膜１１庖マスクにしてポリＳ１膜３４−
エツチングしても１．い。ポリＳ１膜−ｔ − ３をエツチングし、さらにレジスト１２を剥離した後の
構造を第９図に示す。この上に８１０２膜を、スパッタ
法、 ＥＣＲ型プラズマ堆積法舌の堆積法で堆積する。
オノエノチング法によって一すイドエノーｙ／グを生じ
さぜずにエノグノグずろ。エノ’／ツク１≧、・のＩｆ
ｌｒ ’＜１ｊ ヲ第８図に示す。勿論、ポリＳ１膜３
４−「ノー１７グーＪる前にし／スＩ・１２を剥：＋＋
ｌＩ シでＭｏ膜１１庖マスクにしてポリＳ１膜３４−
エツチングしても１．い。ポリＳ１膜−ｔ − ３をエツチングし、さらにレジスト１２を剥離した後の
構造を第９図に示す。この上に８１０２膜を、スパッタ
法、 ＥＣＲ型プラズマ堆積法舌の堆積法で堆積する。
この（１４造を第１０図に示す。５１０２膜同、ＭＯ膜
１１の北面に１３の様に堆積すると同時に、ＭＯ膜１１
およびポリＳ１膜３の側壁にも１４の様に堆積する。こ
の構竹を等方性エツチングするとＳ ＩＯ２膜１３に比
べてＳ ｉ Ｏ２膜１４の方がエツチング速度が速いの
でＶ字ｆｆ？＃ができる。これを９００℃、Ｎ２１１１
１３０分熱処理して５ｉ０２膜１４の膜質を５１０２膜
１３と同程度に変化させた後、等方性エツチングをして
第１１図の構造を得る。
１１の北面に１３の様に堆積すると同時に、ＭＯ膜１１
およびポリＳ１膜３の側壁にも１４の様に堆積する。こ
の構竹を等方性エツチングするとＳ ＩＯ２膜１３に比
べてＳ ｉ Ｏ２膜１４の方がエツチング速度が速いの
でＶ字ｆｆ？＃ができる。これを９００℃、Ｎ２１１１
１３０分熱処理して５ｉ０２膜１４の膜質を５１０２膜
１３と同程度に変化させた後、等方性エツチングをして
第１１図の構造を得る。
こＪｌを丁Ｔ２ ＳＯ４／ Ｎ２０ｚ混Ｍｏ膜１１はＮ
２ ＳＯ４ ／ Ｈ２Ｏ２ ｍ：合液中で７０ ｐ ｍ
／ ’ｎ ＄度のザイドエノチングがあるため大面
積でも容易にリフトオフができる。リフトオフ後は第１
２図に示す様に、７字溝やパリのない平坦な構造が得ら
１１る。
２ ＳＯ４ ／ Ｈ２Ｏ２ ｍ：合液中で７０ ｐ ｍ
／ ’ｎ ＄度のザイドエノチングがあるため大面
積でも容易にリフトオフができる。リフトオフ後は第１
２図に示す様に、７字溝やパリのない平坦な構造が得ら
１１る。
勿論、」−の例とは逆に３が８１０２膜で、１３と１４
が８１膜でもよい。又、ＭＯの代りにＷ 、 Ｔｉ 、
Ｔａ 、 Ｚｒ 。
が８１膜でもよい。又、ＭＯの代りにＷ 、 Ｔｉ 、
Ｔａ 、 Ｚｒ 。
Ｎｌ）等の高融点金属でもよい。あるい（Ｃ１これらの
高 ８ − 融点金属は酸素あるいは窒素を含んでいてもよい。
高 ８ − 融点金属は酸素あるいは窒素を含んでいてもよい。
例えば酸素や窒素を含んだ高融点金属は、それぞれスパ
ッタ法やＮ２／Ｎ２雰囲気中で高温熱処理することによ
って形成することができる。第１２図の構造において、
リフトオフの歩留りが１００％でなくて残りが生じても
、高融点金属は汚染源とはならないのでその後の工程で
高温処理が可能となる。
ッタ法やＮ２／Ｎ２雰囲気中で高温熱処理することによ
って形成することができる。第１２図の構造において、
リフトオフの歩留りが１００％でなくて残りが生じても
、高融点金属は汚染源とはならないのでその後の工程で
高温処理が可能となる。
例えば高融点金属は酸化されやすい性質をもっているが
ＷＯ３ ＋ Ｔａ２０５等高融点金・富の酸化物は融点
が一般に１４００℃以上と高い。従って、あとの工程で
酸化工程を行なうことが可能である。勿論高融点金属は
不活性ガス中の熱処理に対しても問題のないことは明ら
かである。又、上に述べた熱処理温度は７００〜１１０
０℃程度の温度範囲において、プロセス上最適な温度を
選択すればよいことはいうまでもない。さらに第９図に
おいて熱酸化膜２をゲート酸化膜とした場合、第９図の
構造からも明らかな様にポ’ＪＳｉ膜３の上に高融点金
属膜１１が重なっているためイオン注入法によってゲー
ト酸化膜２を通して半導体基板１の中へ不純物導入を行
なうＩ−１程においてポリＳｉ膜３のみのｌ賜金に比べ
てイオン住人にχ；Ｊする。マスク効果が一層大きくな
るという効果がある。さらに、高融点金属に窒素を３外
せた場合にｄ１イオン注入に対するマスク効果同、一層
大となる。父、ｉ７図においてレジスト１２をマスクに
して高融点金属膜１１．ポリＳｉ膜３をリアクティブ・
イオンエッチフグする場合、高融点金属膜１１が純ζン
属であれば、高融点金属膜１１とポリＳ１膜３のエツチ
ング速度の選択比がとりにくくなるが、酸素あるいＨ窒
素を高融点金属に３寸せた場合エツチング；中度の選択
比をとりやすくなる。これらはプロセスに応じて選択で
きる条件の自由度が大きくなるという利点がある。
ＷＯ３ ＋ Ｔａ２０５等高融点金・富の酸化物は融点
が一般に１４００℃以上と高い。従って、あとの工程で
酸化工程を行なうことが可能である。勿論高融点金属は
不活性ガス中の熱処理に対しても問題のないことは明ら
かである。又、上に述べた熱処理温度は７００〜１１０
０℃程度の温度範囲において、プロセス上最適な温度を
選択すればよいことはいうまでもない。さらに第９図に
おいて熱酸化膜２をゲート酸化膜とした場合、第９図の
構造からも明らかな様にポ’ＪＳｉ膜３の上に高融点金
属膜１１が重なっているためイオン注入法によってゲー
ト酸化膜２を通して半導体基板１の中へ不純物導入を行
なうＩ−１程においてポリＳｉ膜３のみのｌ賜金に比べ
てイオン住人にχ；Ｊする。マスク効果が一層大きくな
るという効果がある。さらに、高融点金属に窒素を３外
せた場合にｄ１イオン注入に対するマスク効果同、一層
大となる。父、ｉ７図においてレジスト１２をマスクに
して高融点金属膜１１．ポリＳｉ膜３をリアクティブ・
イオンエッチフグする場合、高融点金属膜１１が純ζン
属であれば、高融点金属膜１１とポリＳ１膜３のエツチ
ング速度の選択比がとりにくくなるが、酸素あるいＨ窒
素を高融点金属に３寸せた場合エツチング；中度の選択
比をとりやすくなる。これらはプロセスに応じて選択で
きる条件の自由度が大きくなるという利点がある。
この」：うに本発明によれば表面が平坦で微細なバタン
をもつポリＳｌ膜を形成することができイオノｌ［−人
に対するマスク効果が大きく、かつ高温熱゛ 処理に
も１剃えられるためＬＳＩのゲートポリＳｌ工程に適用
すれば、Ｔ、Ｓ■の高密度化、高速度化に対してタカ１
４カが大きい。
をもつポリＳｌ膜を形成することができイオノｌ［−人
に対するマスク効果が大きく、かつ高温熱゛ 処理に
も１剃えられるためＬＳＩのゲートポリＳｌ工程に適用
すれば、Ｔ、Ｓ■の高密度化、高速度化に対してタカ１
４カが大きい。
Ｍｏ ＋ Ｗ Ｉ Ｔａ等の高融点金属はその形成条件
や下地拐月に、１．つてト地嘆と反応する。例えば、′
Ｉ″ａを直１とポリＳｉ ｌにＪｌ債し／、−鳴介、」
１１積（１，１ｊイりる’／Ｎｔｌ ＩＩ債後の、Ｓ４
反１１Ｅ、１冒Ｗが室幅から６（１０℃Ａ’＋ｔ ＩＩ
’４１−ＣｉビＩ”ａカポリＳｔ層へ拡ｉｒ＆する。
や下地拐月に、１．つてト地嘆と反応する。例えば、′
Ｉ″ａを直１とポリＳｉ ｌにＪｌ債し／、−鳴介、」
１１積（１，１ｊイりる’／Ｎｔｌ ＩＩ債後の、Ｓ４
反１１Ｅ、１冒Ｗが室幅から６（１０℃Ａ’＋ｔ ＩＩ
’４１−ＣｉビＩ”ａカポリＳｔ層へ拡ｉｒ＆する。
６０（１’ｃ以’： −Ｃｉｆ ｉｊ／ｊ ｔ、’＋Ｚ
、８１カ’ｒａ膜・＼拡ｊｉ＋ １．、 ＴａとポリＳ
１の界面に／リリイ１４形成する。このようＫ 、Ｔａ
とポリＳ１の冗面に（用反応層が形成さＪするが、その
形成条件に。１．つ−（ｔｌこの反応１・Δが試ネー１
表面の凹凸やエッチ／り条件Ｖｒ ：：：、；響をＪｌ
え１敗ａｌす］ＩＬ性にも・いて間ｆ１１ｕと々るこノ
ーがある。
、８１カ’ｒａ膜・＼拡ｊｉ＋ １．、 ＴａとポリＳ
１の界面に／リリイ１４形成する。このようＫ 、Ｔａ
とポリＳ１の冗面に（用反応層が形成さＪするが、その
形成条件に。１．つ−（ｔｌこの反応１・Δが試ネー１
表面の凹凸やエッチ／り条件Ｖｒ ：：：、；響をＪｌ
え１敗ａｌす］ＩＬ性にも・いて間ｆ１１ｕと々るこノ
ーがある。
この４１．うに、高ｆｉ１点金１帆とト地（′：Ａ別と
の反１；・氷が間；鳴となる」烏合にＣ１、高ｈｉｌ＋
点金屈と［用１１．＋１１Ａ伺の間に５ｉ０２膜やＳｉ
３Ｎ４１１！ｉ−の様な膜を１さＪｌとイビ）ツノであ
る。
の反１；・氷が間；鳴となる」烏合にＣ１、高ｈｉｌ＋
点金屈と［用１１．＋１１Ａ伺の間に５ｉ０２膜やＳｉ
３Ｎ４１１！ｉ−の様な膜を１さＪｌとイビ）ツノであ
る。
このｊ烏合、＋＋ｂｓ厚ｆｒＪ、 ２００〜３ｏｏ ｘ
あＩＬば一１号で、１うり、その膜（件ＣＶＤ膜でも」
−いし、ポリ８１の１易合１７ｔポリＳ１の熱酸［し膜
でも」、い。リフｌ 、Ａ）−ｒ、 ４”ｉｉ ｉｒｌ
前述の工）１４Ｉ”と同様にして実ノイロ１−る。以ｌ
： ｉ４ｉべだポリＳｉパタン形成の実施例に」いずＪ
ｌも表面が牢用で高密度なバタン形成かり能であり、イ
オンｔ１人に太１するマスク効果が大キく、かつリフト
Ａノ中お」：びリフトオン後の上程で高ｒｉｌｉ’＋処
理−［４’ｒｉが用能乙／ζめＬＳＩのノーＩ・ボ’ｌ
ｌ５Ｉ工程に適用すればＬＳＩの高密度化、高速度化に
対して効果が大きい。
あＩＬば一１号で、１うり、その膜（件ＣＶＤ膜でも」
−いし、ポリ８１の１易合１７ｔポリＳ１の熱酸［し膜
でも」、い。リフｌ 、Ａ）−ｒ、 ４”ｉｉ ｉｒｌ
前述の工）１４Ｉ”と同様にして実ノイロ１−る。以ｌ
： ｉ４ｉべだポリＳｉパタン形成の実施例に」いずＪ
ｌも表面が牢用で高密度なバタン形成かり能であり、イ
オンｔ１人に太１するマスク効果が大キく、かつリフト
Ａノ中お」：びリフトオン後の上程で高ｒｉｌｉ’＋処
理−［４’ｒｉが用能乙／ζめＬＳＩのノーＩ・ボ’ｌ
ｌ５Ｉ工程に適用すればＬＳＩの高密度化、高速度化に
対して効果が大きい。
本発明１、高温熱処理に適したりフトオフ法である／こ
め次の様な実施例に対しても効果が太きい。
め次の様な実施例に対しても効果が太きい。
第１３図において、１１８１基板、１５は熱酸化膜、１
６Ｕ：ＣＶＤにＪ：るＳｉ３Ｎ４膜、１７はＭｏ膜、１
８はレジストバタンである。レジスト１８をマスクにし
てＭｏ膜１７、Ｓｉ３Ｎ４膜１６．熱酸化膜１５ 、
Ｓｉ基板１をエツチングする。その構造を第１４図に、
レジスト１８を剥離した構造を第１５図に示す。この」
−に５ｉ０２膜をイオンビーノ・スパッタ法、 ＥＣＲ
型プラズマ堆積法等の堆積法で」イ１積した構造を第１
６図に示す。第１６図に示す様にＭｏ膜１７の」−而に
５１０２膜１９がイ］″積し、Ｍｏ膜１７゜Ｓｉ３Ｎ４
膜１６．酸化膜１５の側壁に５ｉ０２膜２ｏが堆積する
。前に述べた実施例と同様に、これを高温熱処理して５
１０２膜２０のエツチング速度を５ＩＯ２膜１９と同程
度にしだ後、等方１／トエノチングをして第１７図の：
’ｌ’） ｊ告を得るｏＭｏＭｏ膜をＨ２ＳＯ４／ ｌ
−１２０２混合液で溶解しリフトオフした構造を第１８
図に示す。埋め込１ｔまた酸化膜１９と２０にはＶ字溝
やパリがない。
６Ｕ：ＣＶＤにＪ：るＳｉ３Ｎ４膜、１７はＭｏ膜、１
８はレジストバタンである。レジスト１８をマスクにし
てＭｏ膜１７、Ｓｉ３Ｎ４膜１６．熱酸化膜１５ 、
Ｓｉ基板１をエツチングする。その構造を第１４図に、
レジスト１８を剥離した構造を第１５図に示す。この」
−に５ｉ０２膜をイオンビーノ・スパッタ法、 ＥＣＲ
型プラズマ堆積法等の堆積法で」イ１積した構造を第１
６図に示す。第１６図に示す様にＭｏ膜１７の」−而に
５１０２膜１９がイ］″積し、Ｍｏ膜１７゜Ｓｉ３Ｎ４
膜１６．酸化膜１５の側壁に５ｉ０２膜２ｏが堆積する
。前に述べた実施例と同様に、これを高温熱処理して５
１０２膜２０のエツチング速度を５ＩＯ２膜１９と同程
度にしだ後、等方１／トエノチングをして第１７図の：
’ｌ’） ｊ告を得るｏＭｏＭｏ膜をＨ２ＳＯ４／ ｌ
−１２０２混合液で溶解しリフトオフした構造を第１８
図に示す。埋め込１ｔまた酸化膜１９と２０にはＶ字溝
やパリがない。
Ｓｉ３Ｎ４膜１６を残し／（−→斗で熱処叩又１１．２
ト１９ｊ）安１１つを１７で８ｊノ１（板１．ｌ−８１
０□膜Ｊ！ｌ 、 ２（’ｌの間の７【−而〕ｌ’１Ｉ
Ｉｌを１１好にし／こ後Ｓｉ３Ｎ４膜１６ 、 、＋！
１．．酸化１１つ“！ 、１．５ ｉ−１７リーノグし
て、第１０図に示ＩＪ−表面が牢旧４狸め４ツノ、１１
１２化１１ｔ、Ｖの１１ｂ：〜をイ（する。
ト１９ｊ）安１１つを１７で８ｊノ１（板１．ｌ−８１
０□膜Ｊ！ｌ 、 ２（’ｌの間の７【−而〕ｌ’１Ｉ
Ｉｌを１１好にし／こ後Ｓｉ３Ｎ４膜１６ 、 、＋！
１．．酸化１１つ“！ 、１．５ ｉ−１７リーノグし
て、第１０図に示ＩＪ−表面が牢旧４狸め４ツノ、１１
１２化１１ｔ、Ｖの１１ｂ：〜をイ（する。
勿論、この実施例にお・いては、ＭＯの代りに＼Ｖ。
Ｔｉ 、 Ｔａ 、 Ｚｒ 、 Ｎｂの様々高融点合（
・１スでも、Ｊ゛い。あろい（−」酸素や窒素を含ん／
こ高融点合１７ｊｉでもよい、、第１４図あるいは第１
５図において、フィ・−ルド反転防止のため（Ｃチャイ
・ルストツパ用のイオンｃ′１人を行なったとしても、
酸化膜１５ 、 ＳＩ３Ｎ４ 膜１６． ｌ／シスト膜
１８の１１１！にさらにｌ−記の高融点合い１がイオン
１１：人に利するマスク効果を一層大きくする効果があ
る。父、こｉｌら高融点金属のリフトＡノ残りが仮にあ
ったとしても、こＪ′１らＱ：１汚染のｒＬ ＩＩ［１
，が、ないので、このあとの「程で熱酸化と不純物臥ｊ
１を等の高温熱処理■−稈を行なうことができる。ｒ）
箕って、上記叩め４与酸化膜はＬＳＩの高密度な素了分
餅ｆｌ ４’ｆ’／ 、ｉ告として用いることができる
。父、以十：１１ｉべた様に、本発明によるりフトオフ
法を用いて高密１ルで平坦な構１＜１．をもつ未了づ）
ｐ＋ｌＩ構造、あるいけゲートポリＳ１構造を形成する
ことができるので、これらの構清を順次形成していけば
高密度、高速度なＬＳＩを１１゛１作することができる
。
・１スでも、Ｊ゛い。あろい（−」酸素や窒素を含ん／
こ高融点合１７ｊｉでもよい、、第１４図あるいは第１
５図において、フィ・−ルド反転防止のため（Ｃチャイ
・ルストツパ用のイオンｃ′１人を行なったとしても、
酸化膜１５ 、 ＳＩ３Ｎ４ 膜１６． ｌ／シスト膜
１８の１１１！にさらにｌ−記の高融点合い１がイオン
１１：人に利するマスク効果を一層大きくする効果があ
る。父、こｉｌら高融点金属のリフトＡノ残りが仮にあ
ったとしても、こＪ′１らＱ：１汚染のｒＬ ＩＩ［１
，が、ないので、このあとの「程で熱酸化と不純物臥ｊ
１を等の高温熱処理■−稈を行なうことができる。ｒ）
箕って、上記叩め４与酸化膜はＬＳＩの高密度な素了分
餅ｆｌ ４’ｆ’／ 、ｉ告として用いることができる
。父、以十：１１ｉべた様に、本発明によるりフトオフ
法を用いて高密１ルで平坦な構１＜１．をもつ未了づ）
ｐ＋ｌＩ構造、あるいけゲートポリＳ１構造を形成する
ことができるので、これらの構清を順次形成していけば
高密度、高速度なＬＳＩを１１゛１作することができる
。
以十＃Ｒ，明した様に本発明に」：るリフトオフ法は、
微１１１１パタンや微細でかつ下用なｌ’Ｍ漬を形成で
きると同時に、イオン６１ｇ人に対するマスク効果も犬
きく、リフＩ・オフ後の工程で酸化工程や不純物拡散−
１，程等の高（！１１処Ｊ！１１工程を行なうことがで
きるという利点がある。従って、本発明に」：るリフト
オフ法全ＬＳＩの製１７［王稈において高温処理Ｉ「程
と関連する丁セ１、例えば素子分ｐ１１工程、ノーＩ・
ポリＳ］ニオ′１゛等に適用すれば、ＴＪＳ■の高密度
化、高速度化に対して効１４とが大きい、。
微１１１１パタンや微細でかつ下用なｌ’Ｍ漬を形成で
きると同時に、イオン６１ｇ人に対するマスク効果も犬
きく、リフＩ・オフ後の工程で酸化工程や不純物拡散−
１，程等の高（！１１処Ｊ！１１工程を行なうことがで
きるという利点がある。従って、本発明に」：るリフト
オフ法全ＬＳＩの製１７［王稈において高温処理Ｉ「程
と関連する丁セ１、例えば素子分ｐ１１工程、ノーＩ・
ポリＳ］ニオ′１゛等に適用すれば、ＴＪＳ■の高密度
化、高速度化に対して効１４とが大きい、。
第１図、第２図、第３図、第４図、第５図及び第６図ｄ
従来の半導体装置の製造方法を説明する／？：、めの縦
断面図、’４％ ７図、第８図、第９図、第１０図、第
１１図、第１２図、第１３図、第１４図、第１５図。 第１６図、第１７図、第１８図及び第１Ｑ図１１、本発
明ノＪ法を説明するだめの縦断面図である。 １ ・８１基板、２・・熱酸化膜１，３・ボ’ＪＳｉ膜
、４・・し／スＩ・バタン、５・・Ｓ ｉ ０２膜、６
加−１さＪまたポリＳｌ膜の側１１゜？、７・・し／
ストバクンの（＋１１１１１１？ ）８・・・し／スト
１．・にびポリＳ１の１則壁にｌ１ｌｉ積１．／ζＳｉ
Ｏ□膜、９・・５ｉｔ）、、 ＩＩＭのハリ、１０・し
／ストパタンノ側壁に残つｆＣＳ！０２膜、Ｉ ＩＭｏ
Ｉ１１′Ｊ＼１２・レジストバタン、１３−Ｍｏ膜の
上面に１１１」貴し／ｒＳｉＯ２膜、１４− Ｍｏ膜１
つ・Ｊ：びポリＳｉ膜の側１：、＋′、に１１［債しプ
ｒ ８ｉ ０２膜、１５・−・）＼酸化ｉｌ弘１６−
ＣＶＩ）に、するＳｉ３Ｎ４膜、１７−Ｍｏ膜、１８・
・し／ストパタン、１９−・Ｍｏ膜の土面に堆４’／目
、たＳ ＩＯ２膜、２（１−Ｍｏ膜、 Ｓｉ３Ｎ４膜、
酸化膜の側壁に１１１−積し／ζ５１０２膜。 ！１￥♂［出願人 ］］ｌ＋電イｄ電話公ｒ１−代
［１１！ 人 白 ｒｊ＜ 常
１１＋／１１１名 −１８゜ や４ 胚 ６．５ 帯７図 第８図 一＝７−１ −「Ｉ］［７コ 巳ｒ］」２第
６図 カ９図 第１０又 瑯１１図 夢１３図 第１４閃 千１２図 、３．１４ 弔１５閃
従来の半導体装置の製造方法を説明する／？：、めの縦
断面図、’４％ ７図、第８図、第９図、第１０図、第
１１図、第１２図、第１３図、第１４図、第１５図。 第１６図、第１７図、第１８図及び第１Ｑ図１１、本発
明ノＪ法を説明するだめの縦断面図である。 １ ・８１基板、２・・熱酸化膜１，３・ボ’ＪＳｉ膜
、４・・し／スＩ・バタン、５・・Ｓ ｉ ０２膜、６
加−１さＪまたポリＳｌ膜の側１１゜？、７・・し／
ストバクンの（＋１１１１１１？ ）８・・・し／スト
１．・にびポリＳ１の１則壁にｌ１ｌｉ積１．／ζＳｉ
Ｏ□膜、９・・５ｉｔ）、、 ＩＩＭのハリ、１０・し
／ストパタンノ側壁に残つｆＣＳ！０２膜、Ｉ ＩＭｏ
Ｉ１１′Ｊ＼１２・レジストバタン、１３−Ｍｏ膜の
上面に１１１」貴し／ｒＳｉＯ２膜、１４− Ｍｏ膜１
つ・Ｊ：びポリＳｉ膜の側１：、＋′、に１１［債しプ
ｒ ８ｉ ０２膜、１５・−・）＼酸化ｉｌ弘１６−
ＣＶＩ）に、するＳｉ３Ｎ４膜、１７−Ｍｏ膜、１８・
・し／ストパタン、１９−・Ｍｏ膜の土面に堆４’／目
、たＳ ＩＯ２膜、２（１−Ｍｏ膜、 Ｓｉ３Ｎ４膜、
酸化膜の側壁に１１１−積し／ζ５１０２膜。 ！１￥♂［出願人 ］］ｌ＋電イｄ電話公ｒ１−代
［１１！ 人 白 ｒｊ＜ 常
１１＋／１１１名 −１８゜ や４ 胚 ６．５ 帯７図 第８図 一＝７−１ −「Ｉ］［７コ 巳ｒ］」２第
６図 カ９図 第１０又 瑯１１図 夢１３図 第１４閃 千１２図 、３．１４ 弔１５閃
Claims (4)
- （１）半導体基板上に直接にあるいは半導体基板上に形
成した第２の材料の層の上に直接に高融截金・冨を堆積
して該高融点金属の・ぐタンを形成した後、該高融点金
属のパタン上及び該高＠薇金属のバタンのないところに
第３の材料の着を堆積し、高温処理をした酸エツチング
によって該高融点金属のバタンの１ｉｊｌｌ ｉを露出
せしめ、しかる後膣高融点金属のバタンを溶解せし、め
て該昼融点金域のバタン上に堆積しだ第３の材料の盲を
リフトオフし、該高融点金属のバタンのないところに堆
積した前記第３の材料の層を半導体基板上に堆積しだ一
！寸にして残すことを特徴とする半導体装置の製造方法
。 - （２）半導体基板上に直接にあるいは半導体基板−」ニ
に形成し／（第２の伺イ：［の層の１にｌｌ′ｌ、 、
１）ｌ！に高ｌ’＋”！点金属４す（１積して該高ｌ’
Ｍｌ！点金１・ちの・ζり／４４１（４成し。 た後、該高融点金唇（の・２り／）及０・該高ｍ点金属
のバタンのないとこ／）に第：（の（１イ・１の層合１
（ＩＰＲＬ、高、Ｊ晶処理を・シ、た餞ニーｒ］−ｆ／
り（／（，１： ’−，１−Ｃ該高融ｒ、域金金属・・
タンの側１ｊ、９ろ−ｊ、・１．１出Ｉ〕−１〜Ｍ）、
しかる後該高１唱１１！点金属のバク／るｆ？ｊ！’Ｉ
・１せしＡ／） −（ｔｉ衣画商融点金属パタン十ｌ’
ｉ７．１１（−ｔ Ｌ ７’ｉ−第；３の４Ａ浦の層を
リフトオフし、該高融点金１・αのバク／の／１・いと
こ７〕に１１１績し／こ前ｔＨ２ｉＪ’； 、’ｌの（
」ネ１の層ろ゛）シ、り体尽仮十に堆積した−４−４に
して残し人−： ０；ｇ商ｊ！ｌｌ’＋処理を行うこと
を特徴とする十・！ｉ ｌ−１＝ １・？置の１！１す
：／ｌ：ｉ力θ゛。 - （３）甲、・、９体内（１反１−に直１〉）にあるい１
１丁・、リイ本ノ占（反−トに形成し／こ第２の（′Ａ
別の層の−１に高融点金属と反応しない第：３の月別の
層を形成し、該第：３のイ」料の層の十に高融点金属の
層５ｌｌｌｔ ｈ’ｆ して該高１６４１点金属のバタ
ンを形成し／（υ・１．１彩ｊ：’：ｉ ’■、・、゛
、１金１・Ｊｌのバク／１−と該、冑融’、（’金属の
・ぐり／の６．いところに第４の］Ａイｌノ１１ｉ ’
ｃ Ｊｉｌｔ 、ｈ’ｔ ｌ、、＋；’：ｉ ｆｌｕ！
他処理しｐ後エッチツクに」、つて該篩ｌ’ｉ’、ｌ
！点金属のバタンの側壁を露出せしめ、しかる後肢高融
点金属の・々クツを溶解せ１〜めて該高融点金属のバタ
ン上にｊｌｌ債した前記第４の例月の層をリフトオフし
、該高融点金属のないところに」イ１積した前記第４の
Ａ′Ａ月の層を半・９体基板上にＷｌｔ ｊｔ″１した
１寸にして残ずととを１１ケ徴とする半導体装置の製造
方法。 - （４）半導体基板上に直接にあるいは半導体基板。−１
−に形成した第２の拐本１の層の上に高融点金属と反応
しない第３の例月の層を形成し、該第３の月ネ１の層の
十に高融臓金属の層を堆積して該高１、Ａｌ１点金属の
バタンを形成した後、該高融点金属のバタン−１−と該
高融点金属のバタンのないところに第４のイ′Ａ第１の
層を１１（積し、高温熱処理した後エツチングによって
該高融点金属のバタンのイ１１１１１＋１７を）落出せ
しめ、しかる後該高ｆ、ｉ）１点金属のバタンを溶解せ
しめて該高融点金属のバタン上に１１１債（〜／こ前記
第４の月利の層をリフトオフし、該高融点金属のないと
ころに堆積した前記第４のＡ′、１料の層を半導体基板
上に堆積した１寸にして残した後高温処理を行々うこと
を特徴とする崖ｉｉ体装置の製品力法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12664381A JPS5828839A (ja) | 1981-08-14 | 1981-08-14 | 半導体装置の製造方法 |
| CA000408383A CA1200624A (en) | 1981-08-10 | 1982-07-29 | Method for the manufacture of semiconductor device using refractory metal in a lift-off step |
| US06/403,531 US4448800A (en) | 1981-08-10 | 1982-07-30 | Method for the manufacture of semiconductor device using refractory metal in a lift-off step |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12664381A JPS5828839A (ja) | 1981-08-14 | 1981-08-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5828839A true JPS5828839A (ja) | 1983-02-19 |
| JPH0145740B2 JPH0145740B2 (ja) | 1989-10-04 |
Family
ID=14940273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12664381A Granted JPS5828839A (ja) | 1981-08-10 | 1981-08-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828839A (ja) |
-
1981
- 1981-08-14 JP JP12664381A patent/JPS5828839A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145740B2 (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003515952A (ja) | 縦型トランジスタの均一なゲート酸化物の形成方法 | |
| JPH05251771A (ja) | 人工粒界型ジョセフソン接合素子およびその作製方法 | |
| JPS5828839A (ja) | 半導体装置の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS5825221A (ja) | 半導体装置の製造方法 | |
| JPS6027180B2 (ja) | 半導体装置の製造方法 | |
| JPS60133739A (ja) | 半導体装置の製造方法 | |
| JPS5827324A (ja) | 半導体装置の製造方法 | |
| JPS61113230A (ja) | 半導体装置の製造方法 | |
| JPS5868963A (ja) | 半導体装置 | |
| JPS604237A (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JP3139450B2 (ja) | 結晶成長方法 | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JPS61179522A (ja) | 半導体装置の製造方法 | |
| JPH05114561A (ja) | 半導体装置の製造方法 | |
| JPH065587A (ja) | 半導体装置の製造方法 | |
| JPS62143417A (ja) | 単結晶薄膜の形成方法 | |
| JPH08250582A (ja) | 半導体装置の製造方法 | |
| JPS5944873A (ja) | 半導体装置及びその製造方法 | |
| JPS5828851A (ja) | 半導体装置の製法 | |
| JPH0416939B2 (ja) | ||
| JPH0461253A (ja) | 半導体装置の素子分離方法 |