JPS5826866B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS5826866B2 JPS5826866B2 JP53067792A JP6779278A JPS5826866B2 JP S5826866 B2 JPS5826866 B2 JP S5826866B2 JP 53067792 A JP53067792 A JP 53067792A JP 6779278 A JP6779278 A JP 6779278A JP S5826866 B2 JPS5826866 B2 JP S5826866B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- response
- polling
- command
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
通信制御装置に関し、特にＨＤＬＣ（ＨＩＧＨＬＥＶＥ
Ｌ ＤＡＴＡ ＬＩＮＫ Ｃ０ＮＴＲ０Ｌ）を用
いた全二重通信のオート・ポール機能をもつ通信制御装
置に関するものである。
Ｌ ＤＡＴＡ ＬＩＮＫ Ｃ０ＮＴＲ０Ｌ）を用
いた全二重通信のオート・ポール機能をもつ通信制御装
置に関するものである。
なお、ＨＤＬＣはＩＳＯ標準ｌ５３３０９．ＤＩＳ４３
３５に準じたリンク制御手順である。
３５に準じたリンク制御手順である。
ＣＰＵ（中央処理装置）より全二重通信を行なう通信制
御装置を制御する場合、送信回線、受信回線の状態をＣ
ＰＵで管理するのは回線状態を正しく把握できず難しい
。
御装置を制御する場合、送信回線、受信回線の状態をＣ
ＰＵで管理するのは回線状態を正しく把握できず難しい
。
特にポーリングは送信回線、受信回線の両方を使用する
ため、ＣＰＵで全二重回線の送信回線、受信回線の状態
を管理するのＣＰＵに負担をかけることになる。
ため、ＣＰＵで全二重回線の送信回線、受信回線の状態
を管理するのＣＰＵに負担をかけることになる。
また、ポーリングの送信、受信毎に通信制御装置よりＣ
ＰＵに終了割込を報告すると、ＣＰＵのオーバヘッドｉ
増を招く。
ＰＵに終了割込を報告すると、ＣＰＵのオーバヘッドｉ
増を招く。
この発明の目的とするところは上記の如き従来の問題点
を除去するものであり、ＨＤＬＣを用い、全二重通信制
御を行ない、二次局をオート・ポーリングすることを可
能とする通信制御装置を提供することにある。
を除去するものであり、ＨＤＬＣを用い、全二重通信制
御を行ない、二次局をオート・ポーリングすることを可
能とする通信制御装置を提供することにある。
この発明の特徴とするところは、ＣＰＵからの自動ポー
リング指令に対し、ポーリング・シーケンスの送信を行
ない、二次局より受信される電文の内容に応じてＣＰＵ
へのデータ転送、あるいは別二次局へのポーリング再開
を通信制御装置で自動的に行ない、この間ＣＰＵプログ
ラムへの割込無しに実行することである。
リング指令に対し、ポーリング・シーケンスの送信を行
ない、二次局より受信される電文の内容に応じてＣＰＵ
へのデータ転送、あるいは別二次局へのポーリング再開
を通信制御装置で自動的に行ない、この間ＣＰＵプログ
ラムへの割込無しに実行することである。
次に本発明の実施例につき図面を用いて詳細に説明する
。
。
第１図は本発明の一実施例である通信制御装置のブロッ
ク図を示すものである。
ク図を示すものである。
通信制御装置１はチャネル・インターフェース制御部２
を介して中央処理装置に接続される。
を介して中央処理装置に接続される。
チャネル・インターフェース制御部２はオート・ポール
・コマンド記憶レジスタ３、オート・ポール・コマンド
制御部４、及びデータ・バッファ５に接続される。
・コマンド記憶レジスタ３、オート・ポール・コマンド
制御部４、及びデータ・バッファ５に接続される。
オート・ポール・コマンド記憶レジスタ３はオート・ポ
ール・コマンド制御部４に接続される。
ール・コマンド制御部４に接続される。
オート・ポール・コマンド制御部４は回線制御部６、及
びデータ・バッファ５に接続される。
びデータ・バッファ５に接続される。
データ・バッファ５も回線制御部６に接続される。
回線制御部６は全二重通信制御回路７、及びＨＤＬＣ制
御回路８、モデム・インターフェース制御回路９から成
り、モデム・インターフェース制御回路９を介して通信
回線に接続される。
御回路８、モデム・インターフェース制御回路９から成
り、モデム・インターフェース制御回路９を介して通信
回線に接続される。
通信回線は全二重回線の送信ライン１０、及び受信ライ
ン１１より成る。
ン１１より成る。
オートポーリングは中央処理装置よりオート・ポール指
令用チャネル・コマンド（ＰＯＬＬ）が発行されること
により行なわれる。
令用チャネル・コマンド（ＰＯＬＬ）が発行されること
により行なわれる。
ＰＯＬＬコマンドの動作詳細を第２図のタイム・チャー
トを用いて説明する。
トを用いて説明する。
（ａ） 第２図の■
中央処理装置より発行されたＰＯＬＬコマンドは第１図
のチャネル・インターフェース制御部２を通してオート
・ポール・コマンド記憶レジスタ３に記憶され、オート
・ポール・コマンド制御部４に連絡される。
のチャネル・インターフェース制御部２を通してオート
・ポール・コマンド記憶レジスタ３に記憶され、オート
・ポール・コマンド制御部４に連絡される。
以下、オート・ポール・コマンド制御部４の制御により
以下のオート・ポーリング動作を行なう。
以下のオート・ポーリング動作を行なう。
（ｂ） 第２図の■
ポーリング用データ（ポーリング・シーケンス）を中央
処理装置より受領し、第１図のデータ・バッファ５に貯
える。
処理装置より受領し、第１図のデータ・バッファ５に貯
える。
本ポーリング・シーケンスはＨＤＬＣ手ヵ相と従うデー
タとなっている。
タとなっている。
（ｃ） 第２図の■、■
上記（ｂ）で貯えたポーリング・シーケンスを、第１図
の回線制御部６より回線へ送信する。
の回線制御部６より回線へ送信する。
回線制御部６は全二重通信制御回路７．ＨＤＬＣ制御回
路８、及びモデム・インターフェース制御回路９を匍脚
し、全二重回線の送信ラインに、ＨＤＬＣのフレーム構
成に従ってポーリング・シーケンスのコマンド・フレー
ム（ＲＲＰ：Ｒｅｃｅｉｎｅ Ｒｅａｄｙ Ｐｏ１ｌ
）を送信する。
路８、及びモデム・インターフェース制御回路９を匍脚
し、全二重回線の送信ラインに、ＨＤＬＣのフレーム構
成に従ってポーリング・シーケンスのコマンド・フレー
ム（ＲＲＰ：Ｒｅｃｅｉｎｅ Ｒｅａｄｙ Ｐｏ１ｌ
）を送信する。
（ａ） 第２図の■
上記（ｃ）で送信したポーリング・シーケンスに対し、
２次局より送信されてくるレスポンスＲＲ−Ｆ（Ｒｅｃ
ｉｅｖｅ Ｒｅａｄｙ Ｆｉｎａｌ）を全二重回線の受
信ライン（第１図の１１）より受信する。
２次局より送信されてくるレスポンスＲＲ−Ｆ（Ｒｅｃ
ｉｅｖｅ Ｒｅａｄｙ Ｆｉｎａｌ）を全二重回線の受
信ライン（第１図の１１）より受信する。
受信されたレスポンスは第１図の自動ポール・コマンド
制御部４により論理判定され、本レスポンスを中央処理
装置へ転送すべきか否かを決定する。
制御部４により論理判定され、本レスポンスを中央処理
装置へ転送すべきか否かを決定する。
もし、本レスポンスを中央処理装置へ転送する条件なら
ば、ＰＯＬＬコマンドを終結させてＲＥＡＤコマンド（
回線から受信したデータをＣＰＵに転送するチャネル・
コマンド）に引継ぐ。
ば、ＰＯＬＬコマンドを終結させてＲＥＡＤコマンド（
回線から受信したデータをＣＰＵに転送するチャネル・
コマンド）に引継ぐ。
もし、本レスポンスを中央処理装置へ転送しない条件な
らば、同一回線に接続された次の２次局のポーリングに
入る。
らば、同一回線に接続された次の２次局のポーリングに
入る。
なお、レスポンスを中央処理装置へ転送するか否かは、
中央処理装置の状態、及びレスポンス内容によっている
。
中央処理装置の状態、及びレスポンス内容によっている
。
（ｅ） 第２図の■、■、■、■
第２図は、上記（ｄ）において、レスポンスを中央処理
装置へ転送しない条件の場合を示す。
装置へ転送しない条件の場合を示す。
この場合、■→■→■→■の順に別２次局へのポーリン
グがなされ、該２次局よりレスポンスＲＲ−Ｆ（Ｒｅｃ
ｅｉｖｅ Ｒｅａｄｙ Ｆｉｎａｌ）を受信する。
グがなされ、該２次局よりレスポンスＲＲ−Ｆ（Ｒｅｃ
ｅｉｖｅ Ｒｅａｄｙ Ｆｉｎａｌ）を受信する。
第２図では、本レスポンスも（ｄ）と同様にＣＰＵに転
送しない条件を示している。
送しない条件を示している。
（ｆ） 第２図の［相］、０
ＰＯＬＬで指定したデータ長を全て処理すると、第２図
の［相］によりＰＯＬＬコマンドヲ終結させる（第２図
では■のデータにより、本ＰＯＬＬコマンドの全データ
長を処理したものとしている）。
の［相］によりＰＯＬＬコマンドヲ終結させる（第２図
では■のデータにより、本ＰＯＬＬコマンドの全データ
長を処理したものとしている）。
この時、中央処理装置では次のＰＯＬＬコマンド（第２
図の０）へコマンド・チェーンして、次のＰＯＬＬコマ
ンドの実行に入る。
図の０）へコマンド・チェーンして、次のＰＯＬＬコマ
ンドの実行に入る。
このようにして、２次局より中央処理装置へ転送すべき
レスポンスを受信するまで、中央処理装置への割込を生
成せず、自動ポーリングを実行できる。
レスポンスを受信するまで、中央処理装置への割込を生
成せず、自動ポーリングを実行できる。
以上述べた如き構成であるから本発明にあっては、次の
如き効果が得られる。
如き効果が得られる。
（ａ） 全二重通信方式のポーリングのためのＣＰＵ
処理の負担低減、及び通信制御装置よりＣＰＵへの割込
を無くすことによるＣＰＵのオーバヘッド低減により、
ホスト（ＣＰＵ）の処理能力向上を実現する。
処理の負担低減、及び通信制御装置よりＣＰＵへの割込
を無くすことによるＣＰＵのオーバヘッド低減により、
ホスト（ＣＰＵ）の処理能力向上を実現する。
（ｂ） 全二重通信のオート・ポーリング実現化によ
り、全二重通信における分岐回線の制御容易にした。
り、全二重通信における分岐回線の制御容易にした。
（Ｃ） 全二重通信の分岐回線制御容易化により、全
二重回線の回線効率の向上化を計った。
二重回線の回線効率の向上化を計った。
【図面の簡単な説明】
第１図は本発明の一実施例を示す通信制御装置のブロッ
ク図、第２図は本発明の一実施例による動作を表わした
自動ポーリングのタイム・チャートである。 １・・・・・・通信制御装置、２・・・・・・チャネル
・インター７−ｃ−ス制御音ｔｔ ３・・・・・・オ
ート・ポール、コマンド記憶レジスタ、４・・・・・・
オート・ポール・コマンド制御部、５・・・・・・デー
タ・バッファ、６・・・・・・回線制御部、７・・・・
・・全二重通信制御回路、８・・・・・・ＨＤＬＣ制御
回路、９・・・・・・モデム・インターフェース制御回
路、１０・・・・・・送信ライン、１１・・・・・・受
信ライン。
ク図、第２図は本発明の一実施例による動作を表わした
自動ポーリングのタイム・チャートである。 １・・・・・・通信制御装置、２・・・・・・チャネル
・インター７−ｃ−ス制御音ｔｔ ３・・・・・・オ
ート・ポール、コマンド記憶レジスタ、４・・・・・・
オート・ポール・コマンド制御部、５・・・・・・デー
タ・バッファ、６・・・・・・回線制御部、７・・・・
・・全二重通信制御回路、８・・・・・・ＨＤＬＣ制御
回路、９・・・・・・モデム・インターフェース制御回
路、１０・・・・・・送信ライン、１１・・・・・・受
信ライン。
Claims (1)
- 【特許請求の範囲】 １ 処理装置からポーリング指令を受けて少くとも１つ
の２次局にポーリングを行う通信制御装置において、 前記通信制御装置が前記処理装置から受取ったオートポ
ールコマンドを記憶するレジスタと、全二重回線の送信
ラインと受信ラインとを区別し全二重制御による情報の
送受信を行う回線制御部と、 前記レジスタ中のオートポールコマンドに基づいて、ポ
ーリング用データを前記処理装置から取り込み、該ポー
リング用データを前記回線制御部および送信ラインを介
して２次局に送信し、該２次局から前記回線制御部およ
び受信ラインを介して受信するレスポンスが前記処理装
置へ転送すべきものか否かの判定を該レスポンスの内容
により行い、該レスポンスが処理装置へ転送すべきもの
であれば前記オートポールコマンドを終結させ、該レス
ポンスが処理装置へ転送すべきものでなければ前記オー
トポールコマンドで指定したデータ長を全て処理し終る
まで異なる２次局に対し上記動作を繰返すオートポール
コマンド制御部とを有することを特徴とする通信制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53067792A JPS5826866B2 (ja) | 1978-06-07 | 1978-06-07 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53067792A JPS5826866B2 (ja) | 1978-06-07 | 1978-06-07 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54159104A JPS54159104A (en) | 1979-12-15 |
| JPS5826866B2 true JPS5826866B2 (ja) | 1983-06-06 |
Family
ID=13355146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53067792A Expired JPS5826866B2 (ja) | 1978-06-07 | 1978-06-07 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826866B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140261U (ja) * | 1988-03-22 | 1989-09-26 | ||
| JPH04117576U (ja) * | 1991-04-05 | 1992-10-21 | ダイワ精工株式会社 | 魚釣用リール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831804A (ja) * | 1971-08-30 | 1973-04-26 |
-
1978
- 1978-06-07 JP JP53067792A patent/JPS5826866B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831804A (ja) * | 1971-08-30 | 1973-04-26 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140261U (ja) * | 1988-03-22 | 1989-09-26 | ||
| JPH04117576U (ja) * | 1991-04-05 | 1992-10-21 | ダイワ精工株式会社 | 魚釣用リール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54159104A (en) | 1979-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260470A2 (en) | High speed modem | |
| US4510599A (en) | Prioritized unidirectional distributed bus accessing system | |
| US6388989B1 (en) | Method and apparatus for preventing memory overrun in a data transmission system | |
| JPS5826866B2 (ja) | 通信制御装置 | |
| KR100206991B1 (ko) | 통신 프로토콜 처리방법 | |
| JP2783076B2 (ja) | 入出力装置のｒｑｉによる標準入出力インタフェースの先行制御方法 | |
| JPS5953574B2 (ja) | 通信制御方式 | |
| JPH02189049A (ja) | 回線制御装置 | |
| JP2536656B2 (ja) | 端末インタフェイス装置 | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPS61186046A (ja) | 端末接続制御方式 | |
| JPH07105795B2 (ja) | ポ−リング制御方式 | |
| JPH0828707B2 (ja) | ポ−リング制御方式 | |
| JPH06120986A (ja) | バッファ管理方式 | |
| JPH0418652A (ja) | データ通信システム | |
| JPS61246863A (ja) | デ−タ転送方式 | |
| JPS63171039A (ja) | デ−タ伝送システム | |
| JPH05130165A (ja) | 通信インターフエイス装置 | |
| JPS6184946A (ja) | 簡易マルチブロツク伝送装置 | |
| JPH0374559B2 (ja) | ||
| JPS6242644A (ja) | 通信制御装置 | |
| JPH0247953A (ja) | データ転送方式 | |
| JPH0630147A (ja) | データ転送処理方法 | |
| JPS6259444A (ja) | 通信処理装置制御法 | |
| JPH0492531A (ja) | ローカルエリアネットワーク接続方式 |