JPH05130165A

JPH05130165A - 通信インターフエイス装置

Info

Publication number: JPH05130165A
Application number: JP3228566A
Authority: JP
Inventors: Yoichi Kikukawa; 要一菊川; Takaaki Matsumoto; 高明松本; Masatoshi Nagahaka; 正寿永墓
Original assignee: Nippon Motorola Ltd; Motorola Japan Ltd
Current assignee: Motorola Solutions Japan Ltd
Priority date: 1991-08-15
Filing date: 1991-08-15
Publication date: 1993-05-25
Anticipated expiration: 2012-08-06
Also published as: JP2639248B2

Abstract

(57)【要約】【目的】様々な通信手順に対応できる汎用性の高い通
信インターフェイスの提供を目的とする。【構成】ＲＯＭ２に格納された通信プログラムが通信
インターフェイス５に伝送される。伝送されたプログラ
ムは通信インターフェイス５内の通信プログラム記憶メ
モリ５１に格納される。通信インターフェイス５は格納
された通信プログラムに従う通信手順により外部通信線
１４を介してマスタＣＰＵと外部装置との間でデータの
通信を行なう。通信プログラム記憶メモリ５１は電気的
消去可能リードオンリメモリにより構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データの送受信を行な
う通信インターフェイス装置に関し、さらに詳しくはマ
スタＣＰＵから送られた通信手順を記憶しその手順に従
って、データの送受信を実行する通信インターフェイス
装置に関する。

【０００２】

【従来の技術】従来からモデムと呼ばれるインターフ
ェイスが装置と通信回線との間に介在し、装置で発生し
たデータを通信回線へ送出し、あるいはその逆を行う。
このようなインターフェイスを必要とするのは、最も効
率よくデータの伝送を行うために通信回線の特性に合致
した伝送条件を実現するためである。

【０００３】インターフェイスを構成するために、たと
えばマイクロプロセッサと通信用周辺ＩＣが組み合わさ
れて使用されることが多い。通信用周辺ＩＣはマイクロ
プロセッサから送られたデータを一時的に記憶し、その
通信用周辺ＩＣ予め定める手順に従った信号を外部通信
回線上に送出する。このような通信用周辺ＩＣとして、
たとえばインテル社の８２５１あるいはザイログ社のＺ
８０ーＳＩ０などがある。

【０００４】

【発明が解決しようとする課題】マイクロプロセッサと
組み合わせて外部装置と通信を行う通信用周辺ＩＣを使
用するためには、そのＩＣに予め定める仕様に従わなけ
ればならない。たとえば、通信ポート数、通信速度、ポ
ートのピン割当て、ハンドシェイク条件などに従ってイ
ンターフェイス装置を設計する必要がある。このように
従来の通信用周辺ＩＣを使用する限り、インターフェイ
スの設計に大きな制約が加わる。前述した仕様からの制
約を考察すると、通信ポートは従来の通信用周辺ＩＣで
は通常１ないし２組が用意されており、それ以上の通信
ポートを必要とするシステムでは通信用周辺ＩＣを増設
する必要が生じる。通信速度を切り換えるためには、外
部にディップスイッチを設けるか、またはマイクロプロ
セッサ側から設定するには専用の制御線を設ける必要が
ある。また、ポートのピン割当てについては、通信用周
辺ＩＣが通信プロコトルとしてＲＳ２３２Ｃを用いる場
合、通信のための制御線、たとえばＲＳ，ＣＳ，ＤＲ，
ＥＲなどの信号は予め決められており、その制御の内
容、制御線の本数あるいはピンの配置を変更することは
不可能である。さらに、ハンドシェイク条件もその通信
用周辺ＩＣに予め定められており変更して使用すること
はできない。したがって、新しいプロコトルを使用して
通信を行うことはできない。

【０００５】以上のように、従来の通信用周辺ＩＣはさ
まざまな仕様に従って設計される必要があり、設計内容
によっては使用しない制御線や機能を残したまま通信イ
ンタフェースを構成しなければならない結果となる。

【０００６】したがって、本発明は上記課題を解決する
ためになされたもので、マスタＣＰＵから転送される通
信手順に従う汎用性の高い通信インタフェース装置を提
供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、マスタＣＰＵ
から送出されたシリアルのデータを受信し予め定める通
信手順に従って前記データを外部通信線へ送出し、およ
び、外部通信線上のデータを受信し予め定める通信手順
に従ってシリアルの前記データをマスタＣＰＵへ送出す
る通信インターフェイス装置において、前記通信手順を
実行する通信プログラムを記憶するための通信プログラ
ム記憶手段と、前記マスタＣＰＵに格納された前記通信
プログラムを前記通信インターフェイス装置に転送する
転送プログラムを記憶するための転送プログラム記憶手
段と、前記マスタＣＰＵからの開始信号の受信に応答し
て、前記マスタＣＰＵから前記転送プログラムを前記転
送プログラム記憶手段に転送する転送プログラム転送手
段と、前記転送プログラムの前記転送プログラム記憶手
段への転送完了後における前記転送プログラムの実行に
より、前記マスタＣＰＵに格納されている前記通信プロ
グラムを通信プログラム記憶手段に転送する通信プログ
ラム転送手段とから構成され、前記通信プログラムの実
行により、前記通信インターフェイス装置から前記外部
通信線へのデータの送出が可能であることをマスタＣＰ
Ｕが検出した場合は前記マスタＣＰＵから送出されたシ
リアルの前記データに含まれる送信情報に基づく条件に
より前記外部通信線に前記データが送出され、前記外部
通信線から前記マスタＣＰＵへのシリアルのデータの送
出が可能な場合は前記外部通信線から受信したデータの
受信条件がシリアルの前記データに付加されて前記マス
タＣＰＵに送出される１チップの半導体集積回路よりな
る通信インターフェイス装置である。

【０００８】

【作用】通信インターフェイス装置は、マスタＣＰＵと
外部通信線との間に介在し、それらの間のデータの通信
を行う。マスタＣＰＵからシリアルのデータが通信イン
ターフェイス装置に送られ、予め定める通信手順に従っ
て外部通信線へ前記データを送出する。また、外部通信
線を介して送られたデータは、予め定める通信手順に従
って、マスタＣＰＵへシリアルのデータが送出される。
通信インターフェイス装置は通信プログラム記憶手段，
転送プログラム記憶手段，転送プログラム記憶手段およ
び通信プログラム転送手段を含み、転送プログラム転送
手段はマスタＣＰＵからの開始信号の受信に応答して、
転送プログラムをマスタＣＰＵから通信インターフェイ
ス装置に転送する。転送プログラムは、通信プログラム
をマスタＣＰＵから通信インタフェイス装置へ転送する
ためのプログラムで、転送プログラム記憶手段に格納さ
れる。転送プログラムが転送プログラム記憶手段に格納
されると、転送プログラムが実行され、通信プログラム
転送手段は通信プログラをがマスタＣＰＵから通信プロ
グラム記憶手段に格納する。

【０００９】マスタＣＰＵは外部通信線にデータを送出
する場合、通信インタフェイス装置が外部通信線にデー
タを送出することができることを確認し、マスタＣＰＵ
からシリアルのデータが通信インタフェイス装置へ出力
される。通信インタフェイス装置は通信プログラムの実
行により、シリアルのデータに含まれる送信情報に従っ
てデータを外部通信線へ送出する。また、マスタＣＰＵ
が外部通信線上のデータを受信する場合、通信インター
フェイスは受信したデータをマスタＣＰＵに出力するに
際し、受信条件がシリアルのデータに付加される。

【００１０】

【実施例】図１は本発明の一実施例を説明するための通
信インターフェイスおよびその周辺のブロック図であ
る。マイクロプロセッサ１はバス２を介してＲＯＭ（リ
ードオンリメモリ）３およびＲＡＭ（ランダムアクセス
メモリ）４などを含んで接続され、マスタＣＰＵを構成
する。マスタＣＰＵは１チップの集積回路であってもよ
く、複数の集積回路によって構成されてもよい。ＲＯＭ
３は読み出し専用メモリであり、マイクロプロセッサ１
を動作させるためのプログラムやデータの他、通信イン
ターフェイス５に転送される転送プログラムおよび通信
プログラムが格納されている。

【００１１】通信インタフェース５はマスタＣＰＵと外
部通信線との間のデータの送受信を行うための装置であ
る。マイクロプロセッサ１と通信インターフェイス５と
の間には各種の通信線、制御線が接続されている。制御
線６は通信インターフェイス５の初期設定を開始するた
めの開始信号を送出するための制御線である。

【００１２】シリアル通信線７，８はセレクタ・スイッ
チＳ１，Ｓ２を介して接続されており、セレクタ・スイ
ッチＳ１，Ｓ２が接点１に接続されている場合にマイク
ロプロセッサ１からのシリアル・データが通信インタフ
ェース５に転送される。セレクタ・スイッチＳ１，Ｓ２
が接点２に接続されると、マイクロプロセッサ１からの
シリアル・データは通信線９を介して図示しない他の装
置へ送出され、また通信インターフェイス５も通信線
８，１０を介して外部装置と通信することができる。セ
レクタ・スイッチＳ１，Ｓ２の接点は切換制御線１１を
介して与えられる切換信号によって切り換えられる。

【００１３】シリアル通信線１２，１３はシリアルのデ
ータをマイクロプロセッサ１と通信インターフェイス５
との間の通信を行うための信号線で、各信号線は単方向
で、信号線１２はマイクロプロセッサ１から通信インタ
ーフェイス５へのデータ転送に用いられ、信号線１３は
マイクロプロセッサ１から通信インターフェイス５への
データ転送に用いられる。信号線１２，１３は双方向の
信号線として用いるようにしてもよい。

【００１４】シリアル信号線７，８，１２，１３の送受
信は従来からよく知られているように、送信側および受
信側にはそれぞれ送信データ・レジスタおよび受信デー
タ・レジスタが設けられ、送信データをシリアル信号線
に送出するためには、まずパラレルの送信データが送信
データ・レジスタに転送される。送信データ・レジスタ
内のデータは最上位ビットあるいは最下位ビットからシ
リアル信号線に順次出力される。このようにして出力さ
れたシリアルのデータは受信側の受信レジスタに取り込
まれる。受信レジスタにすべてのビットが取り込まれる
と、受信したパラレルのデータがデータ・バスに出力さ
れる。シリアル信号線上のデータ形式はスタート・ビッ
トおよびストップ・ビットを含む標準のＮＲＺでよく、
また他のいずれのデータ形式であってもよい。

【００１５】通信インターフェイス５と外部装置（図示
せず）とのデータのやりとりを行う外部通信線１４はシ
リアル信号線およびパラレル信号線が設けられる。外部
信号線１５は単方向通信線で通信インターフェイス５か
ら外部装置へシリアルのデータが伝送される。また、外
部通信線１６，１７は双方向のシリアル信号線で通信イ
ンターフェイス５と外部装置との間を１本の信号線で送
受信ができる。さらに、外部通信線１８，１９はパラレ
ルのデータを送受信することができ、一般に通信インタ
ーフェイス５内で用いられるデータ・バスがバッファを
介して外部に出力される。

【００１６】以上のように、マイクロプロセッサ１から
出力されたシリアルのデータはシリアル信号線１２を介
して通信インターフェイス５で受信され、そのシリアル
のデータに含まれる送信情報に基づく送信条件（送信ボ
ーレート，出力すべき外部通信線など）に従って外部通
信線から外部装置へ出力される。逆に、外部装置から伝
送されたデータは通信インターフェイス５で受信され、
シリアル信号線１３を介してマイクロプロセッサ１へ送
られる。

【００１７】図２は通信インターフェイス５の動作をさ
らに詳しく説明するためのブロック図である。通信イン
ターフェイス５の動作は制御部５０によって制御され
る。制御部５０はマイクロプロセッサによって構成さ
れ、その動作は通信プログラム・メモリ５１および転送
プログラム・メモリ５２に格納されている通信プログラ
ムおよび転送プログラムによって制御される。制御部５
０と通信プログラム・メモリ５１および転送プログラム
・メモリ５２とは内部バス５３を介してデータの転送が
行われる。

【００１８】シリアル信号線８は受信レジスタ５４に接
続され、マイクロプロセッサ１から送られたシリアルの
データは受信レジスタ５４に蓄えられる。受信レジスタ
によって受信したデータはパラレルに変換され内部バス
５３に出力される。送受信レジスタ５５はシリアル信
号線１２を通してマイクロプロセッサ１から送られたシ
リアルのデータを蓄え、パラレルに変換した後内部バス
に出力される。また、内部バス５３から送受信レジスタ
５５に転送されたデータはシリアルに変換された後シリ
アル通信線１３を介してマイクロプロセッサ１へ送られ
る。

【００１９】内部バス５と外部通信線１４とはポート５
６〜６０を介して接続され、マスタＣＰＵからあるいは
マスタＣＰＵへのデータはこれらのポートを通して伝送
される。

【００２０】モード・コントロール部６１は通信インタ
ーフェイス５の初期設定を行わせる動作を行う。制御線
６はモード・コントロール部６１に接続され、モード・
コントロール部６１の出力はブートストラップ・プログ
ラム・メモリ６２に接続される。ブートストラップ・プ
ログラム・メモリ６２はＲＯＭ（リードオンリメモリ）
から構成され、ブートストラップ・プログラムが格納さ
れている。モード・コントロール部５６は制御線６上の
開始信号を受信すると、ブートストラップ・プログラム
・メモリ６２にブートストラップ信号を出力し、ブート
ストラップが開始する。ブートストラップ・プログラム
はマスタＣＰＵに格納されている転送プログラムをシリ
アル信号線８を介してＲＡＭ（ランダムアクセスメモ
リ）から構成される転送プログラム記憶メモリ５２へ転
送させる。転送プログラムが転送プログラム記憶メモリ
５２に格納されると、ブートストラップ動作は完了す
る。

【００２１】ブートストラップ動作が完了すると転送プ
ログラムが実行を開始する。転送プログラムの実行によ
り、マスタＣＰＵのＲＯＭ２に記憶されている通信プロ
グラムが、転送プログラムと同様シリアル信号線８を介
して通信プログラム記憶メモリ５１へ転送される。通信
プログラムは通信条件に従って選択が可能なように複数
用意されていてもよい。通信プログラムが通信プログラ
ム記憶メモリ５１に格納されると、通信プログラムが実
行を開始し、マスタＣＰＵと外部装置との間の通信が可
能となる。通信プログラム記憶メモリ５１に通信プログ
ラムが格納されると、転送プログラム記憶メモリ５２に
記憶されている転送プログラムは消滅してもよい。

【００２２】上述した通信プログラムを通信プログラム
記憶メモリ５１に転送する操作についてさらに詳しく説
明する。図３において、マイクロプロセッサ１からの開
始信号をモードコントロール６１が受信すると、通信イ
ンターフェイス５はブートストラップ動作（初期設定動
作）を開始する（ブロック１０１〜ブロック１０４）。
まず、転送プログラムをマイクロプロセッサ１から通信
インターフェイス５へ転送するための通信回線がシリア
ル信号線８に設定される（ブロック１０２）。シリアル
信号線８を通して転送プログラムがマイクロプロセッサ
１から転送され、転送プログラム記憶メモリ５２に格納
される（ブロック１０３）。転送プログラムの転送が完
了すると、シリアル通信線８上の通信回線が遮断される
（ブロック１０４）。

【００２３】転送プログラムが転送プログラム記憶メモ
リ５２に格納されると、転送プログラムの実行が開始す
る（ブロック１０５）。転送プログラムの実行により、
マイクロプロセッサ１はＲＯＭ２に格納されている通信
プログラムの転送を開始する（ブロック１０６）。通信
インターフェイス５は転送された通信プログラムを通信
プログラム記憶メモリ５１に順次格納する（ブロック１
０７）。通信プログラムの全てが通信プログラム記憶メ
モリ５１に格納されると、通信プログラムの実行が開始
される（ブロック１０８）。通信プログラムの実行開始
により、通常の通信処理が開始される（ブロック１０
９）。

【００２４】マスタＣＰＵから外部装置へデータを伝送
する場合のマイクロプロセッサ１および通信インターフ
ェイス５内の処理について説明する。図４はマスタＣＰ
Ｕ側から通信インターフェイス５側へデータを伝送する
場合の各処理内容を説明するためのフローチャートであ
る。まず、マスタＣＰＵ側にデータを外部装置に伝送す
る要求が発生すると（ブロック２０１）、マイクロプロ
セッサ１は外部装置へ送信可能かどうかを調べるため、
通信インターフェイス５の状態を返送するように要求す
る（ブロック２０２）。通信インターフェイス５は、マ
イクロプロセッサ１の要求に応じて送信可能状態かどう
かの結果を伝達する（ブロック２０３）。

【００２５】通信インターフェイス５からの結果を受信
して、通信インターフェイス５が送信不能状態であるこ
とを認識すると（ブロック２０４）、マイクロプロセッ
サ１は通信インターフェイス５からのデータを受信する
モードになる（ブロック２０５）。

【００２６】通信インターフェイス５が外部装置へ送信
可能状態であることを認識すると（ブロック２０６）、
マイクロプロセッサ１は送信要求を送るとともに送信デ
ータを通信インターフェイス５へ送信する（ブロック２
０７）。

【００２７】通信インターフェイス５はマイクロプロセ
ッサ１からの送信要求を受信すると、マスタＣＰＵ側に
送信要求が発生したことを認識し、送信要求とともに伝
送されたデータを通信インターフェイス５内のＲＡＭに
一時的に蓄積する（ブロック２０８）。送信情報によっ
て指定されるポートから制御ラインをハンドシェークし
ながら、ＲＡＭに蓄積されたデータを出力する（ブロッ
ク２０９）。

【００２８】次に、外部装置からマスタＣＰＵへデータ
を伝送する場合の処理について説明する。図５は外部装
置から通信インターフェイスへ伝送されたデータをマス
タＣＰＵ側へ伝送する場合の各処理内容を説明するため
のフローチャートである。通常、通信インターフェイス
５は受信状態に設定されているので、外部装置から伝送
されたデータは予め定める通信手順に従って、制御ライ
ンをハンドシェークして、受信されＲＡＭに蓄積される
（ブロック３０１）。

【００２９】マイクロプロセッサ１において外部装置か
らのデータを受信できる状態になると（ブロック３０
２）、マイクロプロセッサ１は通信インターフェイス５
の受信状況を調べる（ブロック３０３）。通信インター
フェイス５はマイクロプロセッサ１からの問い合わせを
判断し、ＲＡＭへのデータの蓄積状況を調べ、マイクロ
プロセッサ１へ伝達する（ブロック３０４）。

【００３０】通信インターフェイス５から伝達されたデ
ータの蓄積状況により、ＲＡＭに蓄積データがある場合
（ブロック３０５）、マイクロプロセッサ１はＲＡＭに
蓄積されたデータを通信インターフェイス５に伝送する
ように要求する（ブロック３０６）。通信インターフェ
イス５はマイクロプロセッサ１の要求に応じてＲＡＭに
蓄積されたデータを通信プログラム記憶メモリ５１に格
納されている通信手順に従ってマイクロプロセッサ１に
伝送する（ブロック３０７）。マイクロプロセッサ１は
通信インターフェイス５から伝送されたデータの全てを
受信すると（ブロック３０８）、外部装置から伝送され
たデータの受信を完了する（ブロック３０９）。

【００３１】ＲＡＭ内のデータ蓄積状況から、蓄積デー
タがない場合（ブロック３０９）、マイクロプロセッサ
１は通信インターフェイス５へ送信するデータの有無を
調べ（ブロック３１０）、送信データがあれば図４のフ
ローに従って送信制御を行なう（ブロック３１１）。送
信データもない場合（ブロック３１２）、マイクロプロ
セッサ１は再度通信インターフェイス５が受信データを
蓄積しているかどうかを調べる（ブロック３０３）。

【００３２】以上のように、本実施例に従えば通信イン
ターフェイス５の通信プログラムをマイクロプロセッサ
１から伝送し変更することにより、シリアルポートのビ
ットレート，制御線の選択，ハンドシェイクの方法等の
通信手順を自由に変えることができる。

【００３３】また、マイクロプロセッサ１と通信インタ
ーフェイス５とはシリアル信号線で接続されているの
で、データの伝送先を特定するためのアドレスデコーダ
を必要とせず、回路を簡略化できると共にスペースを節
約することができる。

【００３４】さらに、通信インターフェイスは汎用のマ
イクロプロセッサを使用して構成することができるの
で、コストを下げることができる。

【００３５】

【発明の効果】以上説明したように、本発明に従えばマ
スタＣＰＵから通信インターフェイス装置へ通信プログ
ラムが伝送され、そのプログラムの内容を変更すること
によって通信手順をいかようにも変えることができるの
で、極めて自由度の高い通信インターフェイスを提供す
ることができる。

【００３６】また、伝送された通信プログラムは通信イ
ンターフェイス装置において、電気的消去可能リードオ
ンリメモリに格納されるので、電力の供給が停止しても
そのプログラムは保存される。

【図面の簡単な説明】

【図１】本発明の一実施例を説明するための通信インタ
ーフェイスおよびその周辺のブロック図である。

【図２】通信インターフェイス５の動作をさらに詳しく
説明するためのブロック図である。

【図３】通信プログラムを通信プログラム記憶メモリ５
１に転送する操作を説明するためのフローチャートであ
る。

【図４】マスタＣＰＵ側から通信インターフェイス５側
へデータを伝送する場合の各処理内容を説明するための
フローチャートである。

【図５】外部装置から通信インターフェイスへ伝送され
たデータをマスタＣＰＵ側へ伝送する場合の各処理内容
を説明するためのフローチャートである。

【符号の説明】

１マイクロプロセッサ２バス３ＲＯＭ４ＲＡＭ５通信インターフェイス６制御線７，８，１２，１３シリアル通信線１４外部通信線５１通信プログラム記憶メモリ５２転送プログラム記憶メモリ５４受信レジスタ５５送受信レジスタ６２ブートストラッププログラムメモリ

Claims

【特許請求の範囲】

【請求項１】マスタＣＰＵから送出されたシリアルの
データを受信し予め定める通信手順に従って前記データ
を外部通信線へ送出し、および、外部通信線上のデータ
を受信し予め定める通信手順に従ってシリアルの前記デ
ータをマスタＣＰＵへ送出する通信インターフェイス装
置において、前記通信手順を実行する通信プログラムを記憶するため
の通信プログラム記憶手段と、前記マスタＣＰＵに格納された前記通信プログラムを前
記通信インターフェイス装置に転送する転送プログラム
を記憶するための転送プログラム記憶手段と、前記マス
タＣＰＵからの開始信号の受信に応答して、前記マスタ
ＣＰＵから前記転送プログラムを前記転送プログラム記
憶手段に転送する転送プログラム転送手段と、前記転送プログラムの前記転送プログラム記憶手段への
転送完了後における前記転送プログラムの実行により、
前記マスタＣＰＵに格納されている前記通信プログラム
を通信プログラム記憶手段に転送する通信プログラム転
送手段とから構成され、前記通信プログラムの実行により、前記通信インターフ
ェイス装置から前記外部通信線へのデータの送出が可能
であることをマスタＣＰＵが検出した場合は前記マスタ
ＣＰＵから送出されたシリアルの前記データに含まれる
送信情報に基づく条件により前記外部通信線に前記デー
タが送出され、前記外部通信線から前記マスタＣＰＵへ
のシリアルのデータの送出が可能な場合は前記外部通信
線から受信したデータの受信条件がシリアルの前記デー
タに付加されて前記マスタＣＰＵに送出されることを特
徴とする１チップの半導体集積回路よりなる通信インタ
ーフェイス装置。
【請求項２】前記通信プログラム記憶手段は電気的消
去可能リードオンリメモリからなることを特徴とする請
求項１記載の通信インターフェイス装置。
【請求項３】前記通信プログラムは前記マスタＣＰＵ
に複数格納されていることを特徴とする請求項１記載の
通信インターフェイス装置。
【請求項４】マスタＣＰＵから送出されたシリアルの
データを受信し予め定める通信手順に従って前記データ
を外部通信線へ送出し、および、外部通信線上のデータ
を受信し予め定める通信手順に従ってシリアルの前記デ
ータをマスタＣＰＵへ送出する通信インターフェイス装
置において、前記通信手順を実行する通信プログラムを記憶するため
の電気的消去可能リードオンリメモリからなる通信プロ
グラム記憶手段と、前記マスタＣＰＵに格納された前記通信プログラムを前
記通信インターフェイス装置に転送する転送プログラム
を記憶するためのランダムアクセスメモリからなる転送
プログラム記憶手段と、前記マスタＣＰＵに格納された前記転送プログラムを前
記通信インターフェイス装置に転送するブートストラッ
ププログラムを記憶するためのリードオンリメモリから
なるブートストラッププログラム記憶手段と、前記マスタＣＰＵからの開始信号の受信に応答して前記
ブートストラッププログラムが実行し、前記マスタＣＰ
Ｕから前記転送プログラムを前記転送プログラム記憶手
段に転送する転送プログラム転送手段と、前記転送プログラムの前記転送プログラム記憶手段への
転送完了後における前記転送プログラムの実行により、
前記マスタＣＰＵに格納されている前記通信プログラム
を通信プログラム記憶手段に転送する通信プログラム転
送手段とから構成され、前記通信プログラムの実行により、前記通信インターフ
ェイス装置から前記外部通信線へのデータの送出が可能
であることをマスタＣＰＵが検出した場合は前記マスタ
ＣＰＵから送出されたシリアルの前記データに含まれる
送信情報に基づく条件により前記外部通信線に前記デー
タが送出され、前記外部通信線から前記マスタＣＰＵへ
のシリアルのデータの送出が可能な場合は前記外部通信
線から受信したデータの受信条件がシリアルの前記デー
タに付加されて前記マスタＣＰＵに送出されることを特
徴とする１チップの半導体集積回路よりなる通信インタ
ーフェイス装置。