JPH01144839A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信プロトコルに従ってデータ伝送制御を行う
通信制御装置さらには通信制御ＬＳＩに関し、例えば異
種の通信プロトコルや通信プロトコルの変更に対応可能
な１チップ通信制御ＬＳＩに適用して有効な技術に関す
るものである。

〔従来技術〕

ホスト通信機能モジュールと端末通信機能モジュールと
の間でデータ通信を行う場合の通信規約即ち通信プロト
コルもしくはデータ伝送制御手順としては、所謂ＲＡＳ
ＩＣ（ベーシック）制御手順やＨＤＬＣ（ハイレベル・
データ・リンク・コントロール）制御手順、さらにはｌ
５ＤＮ（インテグレーテッド・サービス・ディジタル・
ネットワーク）用のＬＡＰＤ　（リンク・アクセス・プ
ロシジャ・Ｄチャネル）制御手順やＬＡＰＢ　（リンク
・アクセス・プロトコル・バランスタイプ）制御手順な
ど各種伝送制御手順が採用されている。

これらデータ伝送制御手順は、基本的にデータリンクの
確立、通信相手の確認、伝送誤りの検査、受信確認など
を規定している。

斯るデータ伝送制御手順に従ってデータ通信を行う場合
、ホスト通信機能モジュールや端末通信機能モジュール
に含まれる通信制御装置がデータ伝送制御手順やその他
の制御を支援する。

ところで、所定の通信プロトコルに従ったデータ伝送制
御機能を備えた通信制御装置が１チツプの半導体集積回
路によって構成される場合、それにはデータ伝送制御手
順を規定するための通信プロトコル処理プログラムが内
蔵されることになるが、従来は、半導体集積回路製造技
術並びにスペースファクタの点から許容される範囲で単
数もしくは複数の制御手順がマスクＲＯＭ　（リード・
オンリ・メモリ）を介して固定的に組み込まれているに
過ぎなかった。

尚、通信制御装置について記載された文献の例としては
特開昭５８−４８５５１号公報がある。

〔発明が解決しようとする問題点〕

しかしながら、データ伝送制御手順を規定するための通
信プロトコル処理プログラムをマスクＲＯＭなどで固定
的に組み込んで成る通信制御ＬＳＩでは、複数のプロト
コルに対応するプログラムを格納可能な膨大な記憶容量
を確保して初めて各種プロトコルに対する汎用性を得る
ことができるが、そのような要請に対しては半導体集積
回路製造技術や経済性の点から自ずと限界があり、異種
プロトコルへの適応性という点で劣っていた。しかも、
新たな機能の付加やプロトコルに僅かな変更があっても
当該ＬＳＩを製造するためのフォトマスクを新たに作り
直さなければならず、プロトコルの変更に対して即座に
対応し難いという問題点があった。

特に、データ伝送制御手順は、ＣＣＩＴＴ（インタナシ
ョナル・テレグラフ・アンド・テレフォン・コンサルテ
ーティブ・コミッティ）による４年に１回の勧告に基づ
いて国際的に標準化される傾向にあるため、当該勧告に
従うｌ５ＤＮ用のＬＡＰＢ制御手順やＬＡＰＤ制御手順
などを実現するための通信制御ＬＳＩにおいては、当該
勧告によるプロトコルの変更に対して即座に対応可能な
改善が望まれる。

本発明の目的は、異種プロトコルやプロトコルの変更に
対して即座に対応することができる通信制御装置を提供
することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、通信プロトコルに従ってデータ伝送制御を行
う１チツプで形成された通信制御ＬＳＩにおいて、デー
タ伝送制御手順を規定するための通信プロトコル処理プ
ログラムを格納する書き換え可能な不揮発性半導体記憶
手段を内蔵したちのである。

〔作　用〕

上記した手段によれば１通信プロトコル処理プログラム
を格納するための書き換え可能な不揮発性半導体記憶手
段の内容を必要に応じて電気的に書き換えたり、あるい
は、当該不揮発性半導体記憶手段に何も書き込まない状
態で通信制御ＬＳＩチップをパッケージングしてから必
要なときに所望の通信プロトコル処理プログラムを書き
込むことにより、異種プロトコルや通信プロトコルの変
更に対する対応を、ＬＳＩ自体を作り直すことなく同−
ＬＳＩにより即座に達成するものである。

〔実施例〕 第１図は本発明に係る通信制御装置の一実施例である通
信制御ＬＳＩを含むシステムブロック図である。同図に
示される通信制御ＬＳＩＩは、特に制限されないが、公
知の半導体集積回路製造技術によって１つの半導体基板
に形成される。

第１図に示される通信制御ＬＳＩＩは、メインメモリ２
やホストプロセッサ３などと共に所定の通信機能モジュ
ールを構成し、相手局を構成するその他の通信機能モジ
ュールとの間でデータ通信を行う場合にデータ伝送制御
手順やその他の制御を支援する。

この通信制御ＬＳＩＩの共通内部バス４には、送信回線
ＴＬ及び受信回線ＲＬを介して相手局とシリアルインタ
フェースを行う回線制御部５、ホストプロセッサ３とイ
ンタフェースされるホストインタフェース部６、ホスト
インタフェース部６を介さずに直接メインメモリ２など
との間でデータ転送を行うためのＤＭＡＣ（ダイレクト
・メモリ・アクセス・コントローラ）７、データ伝送制
御を行うために必要とされるシステム定数などの各種制
御用データを書き換え可能に格納するＲＡＭ（ランダム
・アクセス・メモリ）８、及び通信制御ＬＳＩＩ全体の
制御を司る中央処理装置９が結合される。

上記回線制御部５は、受信回線ＲＬから受信した直列デ
ータに対してビット同期及びキャラクタ同期を採り、こ
れを直列・並列変換し、伝送誤りを検出するための所定
の演算を行うと共に、受信データもしくは受信フレーム
の種類に応じて中央処理装置９に所定の割込み処理を指
示する。また、データの送出に際しては、送出すべきデ
ータもしくはフレームを並列・直列変換し、ビット同期
及びキャラクタ同期を採りながら、伝送誤り検出用の符
号などを付加してデータを送信回線ＴＬから送出する。

上記ＤＭＡＣ７は、回線制御部５で処理された受信デー
タもしくは受信フレームの所定フィールドをメインメモ
リ２へ格納するためのデータ転送制御を行うと共に、メ
インメモリ２に格納されているデータを送信するために
回線制御部５に転送する制御を行い、更に、通信プロト
コル処理に必要な各種パラメータやテーブル構成用デー
タをメインメモリ２とＲＡＭ８との間で転送する制御を
行う。

特に制限されないが、回線制御部５とメインメモリ２と
の間で行われるＤＭＡＣ７の制御に基づくデータ転送に
は、ＤＭＡＣ７と回線制御部５とを結合するＤＭＡ転送
専用バス１０が用いられる。

これにより、ＤＭＡＣ７のアクセス制御によって回線制
御部５とメインメモリ２との間でのデータ転送が行われ
るとき、共通内部バス４は当該ＤＭＡ転送に占有されず
、斯るＤＭＡ転送中に、中央処理装置９は通信プロトコ
ル処理の必要に応じて共通内部バス４を利用することが
できる。

上記回線制御部５とＤＭＡ転送専用バス１０との間には
、特に制限されないが、ファースト・イン・ファースト
・アウト形式の図示しないデータバッファが設けられて
いて、上記ＤＭＡＣ７の制御によるデータ転送速度と回
線制御部５によるデータの送受信速度との相違を吸収も
しくは緩衝するようになっている。尚、この図示しない
データバッファは回線制御部５と送受信回線ＴＬ、ＲＬ
との間に設けるようにしてもよい。

上記ホストインタフェース部６は、ホストプロセッサ３
が通信制御ＬＳＩＩにコマンドを発行したり、通信制御
ＬＳＩＩの内部状態に対応するステータスを読み取った
りするときに利用される。

この通信制御ＬＳＩＩにはデータ伝送制御手順を規定す
るための通信プロトコル処理プログラムが組み込まれる
が、当該プロトコル処理プログラムは書き換え可能な不
揮発性半導体記憶装置の一例であるＥＰＲＯＭ　（イレ
ーザブル・アンド・プログラマブル・リード・オンリ・
メモリ）１１に格納される。したがって、このＥＰＲＯ
ＭＩＩに格納すべき通信プロトコル処理プログラムを必
要に応じて選択したり変更したりすることにより、この
通信制御ＬＳＩＩは、特定のプロトコルに限定されるこ
となく異種プロトコルやプロトコルの変更に対応して所
望のデータ伝送制御手順を絹み込み可能とされる。

上記ＥＰＲＯＭＩＩは電気的に書き換え可能なＥＥＰＲ
ＯＭ　（エレクトリカリ・イレーザブル・アンド・プロ
グラマブル・リード・オンリ・メモ１月に変えてもよい
、ＥＥＰＲＯＭを採用する場合にはシステム上において
データ伝送制御手順を書き換えることができる。したが
って、ＬＡＰＢやＬＡＰＤさらにはその他ＨＤＬＣ系列
の制御手順など異なるプロトコルに基づいてリンクを張
り得るように回線制御部５が利用される場合には、選択
的に処理可能な伝送制御手順を予め通信制御ＬＳＩの外
部に保持させ、必要に応じて所定の制御手順を当該ＥＥ
ＰＲＯＭにストアするようにできる。更には、システム
が完成された後に通信プロトコルを変更又は修正する場
合には、当該システム上においてその変更に対応してプ
ロトコル処理プログラムの書き換えもしくは修正を行う
ことができる。

上記ＥＰＲＯＭＩＩに格納されるプロトコル処理プログ
ラムは特に制限されないがマイクロ命令群によって構成
される。このマイクロ命令は、特に制限されないが、演
算やデータ転送などの各種処理を夫々一定サイクルもし
くは一定ステップ数で実行可能なビット数をもってマイ
クロコードや各種情報フィールドが形成されている。

このＥＰＲＯＭＩＩは中央処理装置９によってアクセス
され、これによって読み出される所定のマイクロ命令は
命令専用バス１２を介して中央処理装置９に供給される
。

中央処理装置９は、特に制限されないが、上記ＥＰＲＯ
ＭＩＩをアクセスするためのマイクロアドレスコントロ
ーラ、ＥＰＲＯＭＩＩから供給されるマイクロ命令をデ
コードするマイクロインストラクションデコーダ、マイ
クロインストラクションデコーダの出力制御信号に基づ
いてマイクロ命令を実行する実行ユニット、共通内部バ
ス４に結合されるバスインタフェースユニット、及び割
込みコントローラなどを内蔵して成り、上記ＥＰＲＯＭ
ＩＩから供給されるマイクロ命令によって所定の通信プ
ロトコルに従ったデータ伝送制御を実行する。

例えば、上記ＥＰＲＯＭＩＩに、ＨＤＬＣ制御手順系列
に属するようなｌ５ＤＮ用のＬＡＰＤ制御手順もしくは
これに準じた制御手順を規定するための通信プロトコル
処理プログラムが格納される場合、これに応じて回線制
御部５でやりとりされるフレームの基本構成は第２図に
示される。このフレーム構成は、−殻内なＨＤＬＣ制御
手順によるフレーム構成に対して所定フィールドのバイ
ト構成が僅かに異なるだけであって、基本的にはそれと
同じであり、フレームの開始を示す１バイトのフラグＦ
、自局又は相手局を示す２バイトのアドレスフィールド
Ａｆ、フレームの種類を示す２バイトの制御フィールド
Ｃｆ、整数バイトの情報フィールドＩｆ、伝送誤り検査
用の２バイトの付加コードから成るフレームチエツクシ
ーケンスＦＣ８、及びフレームの終わりを示す１バイト
のフラグＦによって構成される。制御フィールドＣｆに
よって規定されるフレームの種類は、特に制限されない
が、リンクの設定要求（ＳＵＢＭＥ）、リンクの設定要
求に対する応答（ＵＡ）、情報（１）、リンク確立後に
おけるフレームの受信準備完了を示すレシーブ・レディ
ー（ＲＲ）、リンク確立後におけるフレームの受信準備
未完を示すレシーブ・ノット・レディー（ＲＮＲ）　、
受信フレームを拒絶するりジェクト（ＲＥＪ）などとさ
れる。

例えば、上記ＥＰＲＯＭＩＩにｌ５ＤＮ用のＬＡＰＤ制
御手順を取り込んだ通信制御ＬＳＩにおいて、回線制御
部５は、これに供給されるデータもしくはフレームを解
読して、それに含まれるアドレスや制御フィールドに含
まれる情報の処理を進めると共に、フレームを構成する
情報、即ち受信フレームの情報又はＤＭＡＣ７を経由し
てメインメモリ２から転送される送信すべき情報を、上
記ファースト・イン・ファースト・アウト形式の図示し
ないデータバッファに蓄える。

このとき、回線制御部５は、アドレスや制御フィールド
に含まれる情報などに従って中央処理装置９に各種割込
みを与える。中央処理装置９はそのときの割込みの種類
に応じたベクタを発生してマイクロフローを分岐させる
。例えば、情報フレームの受信である場合には、フレー
ムチエツクシーケンスＦＣ８と誤り検出のための演算結
果とが照合され、正常な場合にはＤＭＡＣ７が起動され
て、図示しないデータバッファに蓄えられた受信データ
の情報フィールドＩｆがＤＭＡＣ７を経由してメインメ
モリ２に転送される。また、情報フレームの送信である
場合には、ＤＭＡＣ７を経由して図示しないデータバッ
ファに取り込まれている情報フィールドＩｆに、アドレ
スフィールドＡｆ、制御フィールドＣｆ、フレーム開始
フラグＦ、フレームチエツクシーケンスＦＣ８及びフレ
ーム終了フラグＦが付加されてフレームが作成され、こ
れが回線制御部５から送出される。

フレームのやりとりに際してこの通信制御ＬＳ１１はそ
れ自体でフレームの再送制御など上位のプロトコル処理
も行う。例えば第３図に示されるように、ホストプロセ
ッサ３から与えられるコマンドに基づいてリンク設定要
求（ＳＵＢＭＥ）フレームを所定の相手局に与える場合
、当該ＳＵＢＭＥフレームの送出機所定時間以内にリン
クの設定要求に対する応答（ＵＡ）フレームを受信しな
い場合には、当該ＳＵＢＭＥフレームを再送制御する。

このような再送制御は情報（Ｉ）フレームの送出後にお
けるレシーブ・レディー（ＲＲ）やレシーブ・ノット・
レディー（ＲＮＲ）などによる応答がない場合にも行わ
れる。

上記実施例によれば以下の作用効果を得るものである。

（１）通信制御ＬＳＩＩは、データ伝送制御手順を規定
するための通信プロトコル処理プログラムを格納するＥ
ＰＲＯＭＩＩ又はＥＥＰＲＯＭなどの書き換え可能な不
揮発性半導体記憶手段を内蔵するから、これに格納すべ
き通信プロトコル処理プログラムを必要に応じて選択し
たり変更したりすることにより、異種プロトコルやプロ
トコルの変更に対して即座に対応することができる。

例えば、ＥＰＲＯＭＩＩを持つ通信制御ＬＳ１１の場合
には、例えば当該ＥＰＲＯＭＩＩに何も書き込まない状
態で通信制御ＬＳＩＩチップをパッケージングし、後か
ら必要に応じて所望の通信プロトコル処理プログラムを
書き込む。また、ＥＥＰＲＯＭを持つ通信制御ＬＳＩの
場合には、例えば、必要に応じてホスト側で形成された
書き換えデータ及び書き換え用コマンドに基づいてシス
テム上でプロトコル処理プログラムを書き換えたり部分
的に修正したりする。

（２）上記作用効果より、異種プロトコルへの適応やプ
ロトコルの修正もしくは変更に対し、フォトマスクを作
り直したりすることなく１種類の通信制御ＬＳＩを用い
ることができるから、通信制御ＬＳＩの製造上、その効
率と経済性を著しく向上させることができる。

（３）上記作用効果（１）より、通信プロトコルの部分
的変更というような事態に対しても即座に適合する通信
制御ＬＳＩを得ることができるから、通信制御ＬＳＩを
含むシステムの設計効率や稼働効率を向上させることが
できる。

（４）上記作用効果（１）より、通信制御ＬＳＩのバグ
に対し、そのプログラムを書き換えることで即座に対応
することができるから、当該ＬＳＩの開発効率向上に寄
与することができる。

（５）通信プロトコル処理プログラムを書き換え可能に
格納する不揮発性半導体記憶手段としてＥＥＰＲＯＭを
採用する場合には、システム上における通信制御ＬＳＩ
の動作やホスト側の指示に基づいて通信プロトコル処理
プログラムを書き換えて修正変更することができるから
、特定のシステムに組み込まれた１つの通信制御ＬＳＩ
で各種通信プロトコルに対応することができ、これによ
り、データ伝送制御ステムの経済性及び構成上の簡素化
を達成することができる。

（６）ＥＰＲＯＭＩＩのような不揮発性半導体記憶手段
に格納される通信プロトコル処理プログラムをマイクロ
命令で記述すると、当該マイクロ命令を、演算やデータ
転送などの各種処理を夫々−定サイクルもしくは一定ス
テップ数で実行可能なビット数をもつマイクロコードや
各種情報フィールドによって形成することもでき、これ
により、命令実行ステップ数を少なくして中央処理装置
によるデータ伝送制御のための処理速度を向上させるこ
とができる。

（７）ＥＰＲＯＭＩＩのような不揮発性半導体記憶手段
と中央処理装置とを命令専用バスで直結すると、マイク
ロ命令のブリフェッチ動作と共通内部バスを介するアク
セス動作とを並列的に処理することができる。

（８）回線制御部５とメインメモリ２との間で行われる
ＤＭＡＣ７の制御によるデータ転送に、回線制御部５と
ＤＭＡＣ７を結合するＤＭＡ転送専用バス１０を用いる
と、斯るデータ転送に際して、共通内部バス４は当該Ｄ
ＭＡ転送に占有されず、ＤＭＡ転送中に中央処理装置９
は通信プロトコル処理の必要に応じて共通内部バス４を
利用することができる。したがって、通信制御ＬＳＩの
性質上ＤＭＡＣ７によるデータ転送頻度が極めて高くな
っても、この状態は中央処理装置９による通信プロトコ
ル処理の障害になることはない。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されずその要旨
を逸脱しない範囲において種々変更することができる。

例えば、上記実施例では通信プロトコルとしてＨＤＬＣ
制御手順やその関連手順を処理するプログラムをＥＰＲ
ＯＭＩＩのような書き換え可能な半導体記憶手段に格納
する場合について説明したが、本発明はそれに限定され
ず、ベーシック制御手順などのキャラクタ同期プロトコ
ルさらにはローカル・エリア・ネットワーク用のプロト
コルを処理するプログラムに対しても適用することがで
きる。

また、通信プロトコル処理プログラムはマイクロ命令に
よる記述に限定されず、マクロ命令で記述するようにし
てもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である１チップ通信制御Ｌ
ＳＩに適用した場合について説明したが本発明はそれに
限定されず種々の通信制御装置に適用することができる
。本発明は、少なくとも通信プロトコルに従ってデータ
伝送制御を行う条件のものに適用することができる。

〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、データ伝送制御手順を規定するための通信プ
ロトコル処理プログラムを格納する書き換え可能な不揮
発性半導体記憶手段を内蔵するから、これに格納すべき
通信プロトコル処理プログラムを必要に応じて選択した
り修正変更したりすることにより、異種プロトコルへの
対応やプロトコルの変更に対してハードウェア構成を変
えることなく即座に対応することができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明に係る通信制御装置の一実施例である通
信制御ＬＳＩを含むシステムブロック図。 第２図はｌ５ＤＮ用のＬＡＰＤ制御手順によるフレーム
構成図、 第３図は各種フレームの伝送状態説明図である。 １・・・通信制御ＬＳＩ、２・・・メインメモリ、３・
・・ホストプロセッサ、４・・・共通内部バス、５・・
・回線制御部、７・・・ＤＭＡＣ１９・・・中央処理装
置、１０・・・ＤＭＡ転送専用バス、１１・・・ＥＰＲ
ＯＭ、１２・・・命令専用バス。

Claims (1)

1. 【特許請求の範囲】 １、通信プロトコルに従ってデータ伝送制御を行う通信
   制御装置において、データ伝送制御手順を規定する通信
   プロトコル処理プログラムを格納する書き換え可能な不
   揮発性半導体記憶手段を内蔵して成るものであることを
   特徴とする通信制御装置。 ２、上記不揮発性半導体記憶手段から読み出される命令
   は、これを実行制御する中央処理装置に命令専用バスを
   介して供給されるようにされて成るものであることを特
   徴とする特許請求の範囲第１項記載の通信制御装置。 ３、上記不揮発性半導体記憶手段に格納されるプロトコ
   ル処理プログラムは、マイクロ命令群によって構成され
   るものであることを特徴とする特許請求の範囲第１項又
   は第２項記載の通信制御装置。 ４、上記不揮発性半導体記憶手段は、電気的に書き換え
   可能に構成されて成るものであることを特徴とする特許
   請求の範囲第１項乃至第３項の何れか１項に記載の通信
   制御装置。