JPS5824457Y2 - 高誘電率基板 - Google Patents
高誘電率基板Info
- Publication number
- JPS5824457Y2 JPS5824457Y2 JP1195580U JP1195580U JPS5824457Y2 JP S5824457 Y2 JPS5824457 Y2 JP S5824457Y2 JP 1195580 U JP1195580 U JP 1195580U JP 1195580 U JP1195580 U JP 1195580U JP S5824457 Y2 JPS5824457 Y2 JP S5824457Y2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- substrate
- high dielectric
- circuit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Waveguides (AREA)
Description
【考案の詳細な説明】
この考案は高周波回路の小形化に関するものである。
高周波回路の小形化を実現する方法として、高誘電率の
基板を使用して波長を短縮するマイクロス） ＩＪツブ
回路方式が一般的であり、かつ板厚の薄い基板が使用さ
れる。
基板を使用して波長を短縮するマイクロス） ＩＪツブ
回路方式が一般的であり、かつ板厚の薄い基板が使用さ
れる。
一方セラミック基板に代表される高誘電率基板において
は、物理的強度および回路の装置への取付方法に難点が
有った。
は、物理的強度および回路の装置への取付方法に難点が
有った。
本考案はマイクロストリップ回路を構成した高誘電率基
板に対し、上下両面のアースパターンをスルーホールで
連結した補強基板をリフロー等の方式ではんだ付し、多
層化基板にすることを特徴とし、その目的は、回路の装
置への取付を容易にするとともに、回路の特性を変える
ことなく、回路の小形化を図るために使用した板厚の薄
い高誘電率基板の物理的強度に対する難点を解決するこ
とにある。
板に対し、上下両面のアースパターンをスルーホールで
連結した補強基板をリフロー等の方式ではんだ付し、多
層化基板にすることを特徴とし、その目的は、回路の装
置への取付を容易にするとともに、回路の特性を変える
ことなく、回路の小形化を図るために使用した板厚の薄
い高誘電率基板の物理的強度に対する難点を解決するこ
とにある。
高周波回路の小形化を実現するのに高誘電率でかつ板厚
の薄い基板を使用したマイクロストリップ回路方式が通
例である一方、板厚の薄い高誘電率基板は物理的強度が
弱く、回路の装置への組込方法に特別の配慮を必要とす
る。
の薄い基板を使用したマイクロストリップ回路方式が通
例である一方、板厚の薄い高誘電率基板は物理的強度が
弱く、回路の装置への組込方法に特別の配慮を必要とす
る。
物理的強度を増す方法としては、基板板厚を増すことが
最重要であり、回路の装置への組込方法も考慮して、リ
フロ一時、熱膨張係数が問題とならない程度の補強基板
を半田付することにより高誘電率基板特有の難点を解決
する・ 第２図は本考案の実施例であって、１は高誘電率基板、
２は高誘電率基板の導電パターン、３は高誘電率基板の
アースパターン、４ははんだペースト、５は強度補強基
板、６は強度補強基板のアースパターン７は強度補強基
板のスルーホールである。
最重要であり、回路の装置への組込方法も考慮して、リ
フロ一時、熱膨張係数が問題とならない程度の補強基板
を半田付することにより高誘電率基板特有の難点を解決
する・ 第２図は本考案の実施例であって、１は高誘電率基板、
２は高誘電率基板の導電パターン、３は高誘電率基板の
アースパターン、４ははんだペースト、５は強度補強基
板、６は強度補強基板のアースパターン７は強度補強基
板のスルーホールである。
つぎにこの構造は、高誘電率基板１と、導電パターン２
およびアースパターン３で構成されるマイクロストリッ
プ回路と、強度補強基板５の両面のアースパターン６を
スルーホール７で連結した強度補強基板５をはんだペー
スト４で半田付した多層化基板である。
およびアースパターン３で構成されるマイクロストリッ
プ回路と、強度補強基板５の両面のアースパターン６を
スルーホール７で連結した強度補強基板５をはんだペー
スト４で半田付した多層化基板である。
高周波回路の小形化を実現させるために、高誘電率でか
つ板厚の薄い基板を使用したマイクロストリップ回路方
式が使用されるが、板厚の薄い高誘電率基板は、物理的
強度に難点があり、回路を装置に組込む場合においても
、特別の配慮を必要とする。
つ板厚の薄い基板を使用したマイクロストリップ回路方
式が使用されるが、板厚の薄い高誘電率基板は、物理的
強度に難点があり、回路を装置に組込む場合においても
、特別の配慮を必要とする。
一方マイクロストリップ回路は、基板の誘電率と、基板
の板厚、詳しくは、基板の上面の導電パターンと基板の
アースパターンの間隔で、回路特性および回路の物理的
大きさが決まる。
の板厚、詳しくは、基板の上面の導電パターンと基板の
アースパターンの間隔で、回路特性および回路の物理的
大きさが決まる。
そこで前述した如く、マイクロストリップ回路形式をと
っている高誘電率基板と、上下両面のアースパターンを
スルーホールで連結した補強基板を、リフロー等の方式
ではんだ付することにより、回路特性を変えることなく
、等価的に高誘電率基板の板厚が増し、高誘電率基板１
枚時の物理的強度の難点を解消することが出来るととも
に、強度補強基板の材質がガラスエポキシ系の物理的強
度が強い場合には、回路の装置組込時にも、高誘電率基
板特有の取扱いが不要になる。
っている高誘電率基板と、上下両面のアースパターンを
スルーホールで連結した補強基板を、リフロー等の方式
ではんだ付することにより、回路特性を変えることなく
、等価的に高誘電率基板の板厚が増し、高誘電率基板１
枚時の物理的強度の難点を解消することが出来るととも
に、強度補強基板の材質がガラスエポキシ系の物理的強
度が強い場合には、回路の装置組込時にも、高誘電率基
板特有の取扱いが不要になる。
ここで用いられる補強基板は、高誘電率基板に対し、熱
膨張係数の全く等しい基板又は、取扱上問題にならない
範囲における熱膨張係数の比較的近い基板を用いる。
膨張係数の全く等しい基板又は、取扱上問題にならない
範囲における熱膨張係数の比較的近い基板を用いる。
以上説明したごとく本考案によれば、高誘電率基板を使
用しての高周波回路の小形化を、高誘電率基板１枚で構
成した場合の物理的強度の難点が、リフロー等の方式で
補強基板をはんだ付し、電気的性能に影響させず、間接
的に高誘電率基板の板厚が増すことにより解決されると
ともに、回路の装置への取付方法においても、高誘電率
基板特有の取扱が不要となり、現実的に、高周波回路の
小形化が実現出来る。
用しての高周波回路の小形化を、高誘電率基板１枚で構
成した場合の物理的強度の難点が、リフロー等の方式で
補強基板をはんだ付し、電気的性能に影響させず、間接
的に高誘電率基板の板厚が増すことにより解決されると
ともに、回路の装置への取付方法においても、高誘電率
基板特有の取扱が不要となり、現実的に、高周波回路の
小形化が実現出来る。
第１図は従来のマイクロストリップ回路の断面図、第２
図は本発明の多層化マイクロストリップ回路の断面図。 １：高誘電率基板（セラミック基板）、２：導電パター
ン、３：アースパターン、４：はんだペースト、５：基
板、６：アースパターン、７：スルーホール。
図は本発明の多層化マイクロストリップ回路の断面図。 １：高誘電率基板（セラミック基板）、２：導電パター
ン、３：アースパターン、４：はんだペースト、５：基
板、６：アースパターン、７：スルーホール。
Claims (1)
- 高周波回路を構成した高誘電率基板に対し、上下両面の
アースパターンをスルーホールで連結した補強基板をは
んだ付し多層化したことを特徴とする高誘電率基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195580U JPS5824457Y2 (ja) | 1980-02-04 | 1980-02-04 | 高誘電率基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195580U JPS5824457Y2 (ja) | 1980-02-04 | 1980-02-04 | 高誘電率基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56114582U JPS56114582U (ja) | 1981-09-03 |
| JPS5824457Y2 true JPS5824457Y2 (ja) | 1983-05-25 |
Family
ID=29608556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195580U Expired JPS5824457Y2 (ja) | 1980-02-04 | 1980-02-04 | 高誘電率基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824457Y2 (ja) |
-
1980
- 1980-02-04 JP JP1195580U patent/JPS5824457Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56114582U (ja) | 1981-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001520468A (ja) | 表面実装カプラデバイス | |
| KR20030030938A (ko) | 전자회로유닛 | |
| JP2000182851A (ja) | インダクタ | |
| JPS5824457Y2 (ja) | 高誘電率基板 | |
| KR20010093792A (ko) | 사각동축전송라인을 갖는 발룬을 구비한 마이크로웨이브믹서 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JP3381392B2 (ja) | フィルタ | |
| JP2001326444A (ja) | チップ部品の実装基板 | |
| JPH09306738A (ja) | インダクタ素子 | |
| KR100514314B1 (ko) | 면설치형 전자회로유닛 | |
| JPH0115229Y2 (ja) | ||
| JP3667158B2 (ja) | ストリップライン共振器 | |
| JP2661004B2 (ja) | 誘電体フィルタ | |
| JPH03252193A (ja) | 配線基板 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JPH0126154Y2 (ja) | ||
| JP2002184898A (ja) | 高周波モジュール | |
| JP2002299781A (ja) | 回路基板 | |
| JP3022853B2 (ja) | 回路基板 | |
| JP2557081Y2 (ja) | マイクロ・ストリップラインフィルタ | |
| JPH10199745A (ja) | 表面実装型電子部品及び回路基板並びに実装方法 | |
| JPS6314484Y2 (ja) | ||
| JPH10190307A (ja) | 高周波モジュール | |
| CN115881715A (zh) | 一种基于厚薄膜电路基板的lange电桥及其制备方法 |