JPS5823447A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS5823447A
JPS5823447A JP12326981A JP12326981A JPS5823447A JP S5823447 A JPS5823447 A JP S5823447A JP 12326981 A JP12326981 A JP 12326981A JP 12326981 A JP12326981 A JP 12326981A JP S5823447 A JPS5823447 A JP S5823447A
Authority
JP
Japan
Prior art keywords
solder
stem
lead frame
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12326981A
Other languages
English (en)
Inventor
Iwao Kuroda
黒田　「巌」
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP12326981A priority Critical patent/JPS5823447A/ja
Publication of JPS5823447A publication Critical patent/JPS5823447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置およびその製造方法にかかり、特に
熱抵抗、熱疲労を削減させた高出力半導体装鷺およびそ
の製造方法に関する。
高出力半導体装置においては、その本質的特性を十分発
揮、保持するために、効果的な熱設計をすることが必要
である。
熱設計には素子それ自体の問題と発生した熱を如何に効
果的に放散させるかが重要である０通常の高出力トラン
ジスタは金属ステム、例えば−Ａｕ又はＮｉなどのメッ
キされたＣｕステムにハードソルダー又はソフトソルダ
ー全便い半導体素子を直接接着している。このとき熱膨
張差による熱疲労破壊を防止するため、金メッキしたＭ
ｏ　ｆ　Ｃｕステムと半導体素子の間にはさむことり：
より、この破壊を防ぐ方法も行われている。またソルダ
ーはソルダーの箔を半導体素子とステムの間にはさみ圧
力を加えて炉を通すか、又は半導体素子を加熱されたス
テムにソルダーと共にこす９つけることにより接着を完
了させることができる。
しかしながら圧力を加えて加熱する方法においては、ソ
ルダーが圧力により流れだし、ステムと半導体素子の間
のツルグーの厚さを常に均一にすることは困難である。
ｔた１個の半導体素子の場所による厚さの不均一性も生
ずる。−畜牛導体素子をステムにこすりつける方法は特
にソフトツルグーの場合素子間のソルダーの厚さの変化
ならびに同一素子内の厚さの不均一性をより増大させる
結果となっている。
このように接着時のソルダ一層の厚さの不均一は、その
熱特性の低下、特に熱抵抗の不均一、その後の熱疲労の
増大を来しており、この改善はつよく望まれている。
従って本発明は上記問題点に対処してなされたもので、
高出力半導体装置のソルダーによるマウントにおいて、
ソルダ一層の厚さを素子間、累子内共に一定にし、熱抵
抗を減少させ、熱疲労のすくない半導体装置を提供する
にある。
すなわち本発明の要旨は半導体素子をステム又はリード
フレームのマウント部分に接着してなる半導体装置にお
いて、上記マウント部分にあらかじめ定め九深さの凹凸
が設けられ、腋部にソルダーにより半導体素子が接着さ
れていることを特徴とする半導体装置にある。
また上記マウント部分にあらかじめ定めた深さに設けら
れた凹凸を、半球型、メツシュ型、突起−讐亙饗）潜嶌
〜、ユ４．イブ型とオる。と。
より、それぞれ番有の効果をうろことができる。
また本発明の他の要旨は、半導体素子を接続するステム
又はリードフレームのマウント部分にあらかじめ定めた
深さの凹凸を設ける工程と、腋部にソルダーの付着を助
長するためのメッキを施す工程と、上記凹凸部にソルダ
ーを介して半導体素子を位置せしめる工程と、半導体素
子をステム又はリードフレームに接続する工程とを含む
こと全特徴とする半導体装置の製造方法にある。
次に図面を参照して本発明の実施例を詳細に説明する。
第１図は従来の接着法により形成された半導体装置の１
！部断面図である。図において１はステム又はリードフ
レーム、２はソルダー、３は゛　半導体素子であり、前
述した方法により接着され次ためソルダーは圧力により
流れ出し、素子間ならびに素子内の厚さｔの均一性は得
られにくい。
第２図は本発明の一実施例による半導体装置の要部断面
図である。図において１１はステム又はリードフレーム
、１２ｆｌステム又はリードフレーム１１０半導体素子
３の接着部分に設けられたあらかじめ定めた深さｔ′の
球状の凹部であり、ｌＯ〜１００μ程度にする１３はソ
ルダーである。なお第３図（ａ）および（ｂ）は本発明
の第２図の構成を示すための説明図で第３図（ａ）Ｆｉ
要部平面図、ｆａ３図（ｂ）は要部断面図である。なお
球状の凹部１２はプレス又は溝切プにより形成すること
ができる。すなわち、例えばＣｕ製のステム又はリード
フレームＩｎプレスにかけ半球状の凹部１２を半導体素
子３の接着部に形成する０次にソルダーの接着を良くす
るためＡｕメッキ又はＮｉメ、キをその表面に施す０次
にソルダー゛（共晶合金はんだ）のプリフォームを半導
体素子３と凹ＮＳ１２０間に入れる。しかるのちステム
又はリードフレームｉｎ２・５０〜３５０℃に加熱し、
半導体素子に圧力を加えれば半導体素子３とステム又は
リードフレーム１２は接着する。
従来の構成ならびに方法によれば加熱加圧によりソルダ
ーは溶融し流れ出し均一な厚さの接着は困難であるが、
本発明の構成および方法によればソルダーは嬉融しステ
ム又はリードフレームの凹部および凹部間の表面１２′
に付着する。それと同時に大部のソルダーは凹部１２内
に充満される。
これに圧力がかかるときは凹部間の表面に存在していた
ソルダーは凹部を覆い余分のものは外側の凹部に移行す
る。このようにして接着の実質的厚さは凹部の深さｔ′
により決りこれを凹部間の表面１２’がｍ！５！する形
となうておｉｌこの凹部間の表面１２’上のツルグーの
厚さ打圧力により外部および凹部に移向した九め一定と
なり、全体として均一な厚さのソルダ一層により接着さ
れる。
″第４図（ａ）および（ｂ）は本発明の他の実施例の要
部平面図および断面図を示す０図において１１はステ゛
ム又はリードフレーム、１４はメツシュ状の凸部、１５
はメツ７１間の凹部である。この凹凸部は前述したと同
様プレス等で容易に加工することができ、その深さｔ′
により厚さを規正することができる。
第５図（ａ）および（ｂ）は本発明の他の実施例の要部
平面図および断面図を示す０図において１６はステム又
はリードフレーム１１の表面に形成された突起であシ、
その配置は（ａ）図に示すとおりであるが、その間隔は
接着させる半導体素子の大きさによるが最小限素子の平
行面が出せる間隔に設ける必要がある０本実施例では左
右等間隔に設けているが、これに限定されるものでない
。１７は突起間の凹部に相当するものであシ、・半導体
素子に接着時圧力が加わっても突起により必要以上の圧
力は加えられず、ツルグーの必要以上の流出はなくなり
、ソルダーの厚さは突起の高さｔ′により均一に規正す
ることができる。
第６図（ａ）および（ｂ）は本発明の他の実施例の要部
平面図および断面図をそれぞれ示す０図においては第５
図（１１および（ｂ）の場合と同様ステム又はリードフ
レーム１１の表面に突起が設けられているが、この場合
は突起は長方形とし縦横交互に方向全９０度変えた構成
となっており、ここでは長方形の縦横対向型と定義する
。すなわち図で１８および１８′は方向が９０度変化し
ている。この場合もソルダーの厚さは突起の高さｔ′に
より規正できる。この配置では長方形の長さと数を変え
ることによりソルダーの自然流出を防ぐことができる。
第７図は本発明の他の実施例の要部平面図および断面図
を示す０図において２０はステム又はリードフレーム１
１の表面に形成された突起であり、２１は表面の凹部に
相当する部分である。突起線条は平°行に形成され、い
わゆるδドライブ型に形成されている。この場合もソル
ダーの厚さは突起の高さｔ′により効果的に規正できる
。なおストライプ型は簡易な構造のためその製作は容易
である。また、本実施例においては数例につき説明し九
が、本発明は上述した実施例に限定されな−ことはいう
までもない。
以上説明したとお９本発明においては高出力半導体装置
のステム又はリードフレームにおいて、素子マウント部
分にあらかじめ定めた深さの凹凸をつけソルダ一層の厚
さのコントロールをこの凹部の深さにより行うことによ
りソルダ一層の厚さを設計通りの厚さで、しかも素子内
、素子間共に均一厚さにすることが可能になった。これ
によりソルダ一層の厚さのコントロールの不十分、厚さ
分布の不均一によりひき起されていた熱抵抗、熱ひずみ
の不均一は改善され熱疲労の改善された高出力半導体装
置を得ることができるようになっ几。
【図面の簡単な説明】
第１図は従来の接着法により形成された半導体装置の１
！部断面図、第２図は本発明の一実施例による半導体装
置の要部断面図、第３図（ａｌおよび（ｂ）は本発明の
第２図の構成を説明するための要部平面図および断面図
、第４図（１）、　（ｂ）〜第７図（ａ）、　（ｂ）は
本発明の他の実施例による半導体装置の構成を説明する
ための要部平面図および断面図を示す。 ｌ、！１・・・・・・ステム又はリードフレーム、２゜
１３・・・・・・ソルダ一層、３・・・・・・半導体素
子、１２゜１５・・・・・・凹部、１２′・・・・・・
ステム又はリードフレーム凹部間の表面部、１４・・・
・・・メツシュ型突起、１６．１８．１８’　、２０・
・・・・・突起、１７，１９゜２１・・・・・・凹部相
当部ｓ　ｔ−ｆ・・・・・・ソルダ一層の厚さ。　七′
−・−凹却丈は凹部ネｂ当右門岑々・代理人　弁理士　
　内　原　　　晋 拳１図 第２図 羊３　閉 岑４目

Claims (1)

  1. 【特許請求の範囲】 （１）　　半導体素子をステム又はリードフレームの１
    ９７１部分に接着してなる半導体装置において、上記マ
    ウント部分にあらかじめ定めた深さの凹凸が設けられ、
    腋部にツルグーにより半導体素子が接着されていること
    ｔ特徴とする牛導体装半球型の凹部であることｔ−特徴
    とする特許請求の範囲第（１）項記載の半導体装置。 （３）マウント部分にあらかじめ定めた深さに設けられ
    た凹凸がメッシ＆型であることＹｃｌＩｔ微とする特許
    請求の範囲第（１）項記載の半導体装置。 （４）マウント部分にあらかじめ定めた深さに設けられ
    た凹凸が突起型であることを特徴とする特許請求の範囲
    第（１）項記載の半導体装置。 （５）マウント部分にあらかじめ定めた深さに設けられ
    た凹凸が長方形の縦横対向型であること全特徴とする特
    許請求の範囲第（１）項記載の半導体装置。 （６）　　マウント部分にあらかじめ定めた深さに設け
    られた凹凸がストライプ型であることｆ：特徴とする特
    許請求の範囲第ｄ＞項記載の半導体装置。 （７）　　半導体素子を接続するステム又はリードフレ
    ームのマウント部分にあらかじめ定めた深さの凹凸を設
    ける工程と一腋部にソルダーの付着を助長するためのメ
    ッキを施す工程と、上記凹凸部にゾルグーを介して半導
    体素子を位置せしめる工程と、半導体素子をステム又は
    リードフレームに接着する工程とを含むことを特徴とす
    る半導体装置の製造方法。
JP12326981A 1981-08-05 1981-08-05 半導体装置およびその製造方法 Pending JPS5823447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12326981A JPS5823447A (ja) 1981-08-05 1981-08-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12326981A JPS5823447A (ja) 1981-08-05 1981-08-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS5823447A true JPS5823447A (ja) 1983-02-12

Family

ID=14856375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12326981A Pending JPS5823447A (ja) 1981-08-05 1981-08-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5823447A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320418A (ja) * 1989-06-16 1991-01-29 Nisshin Steel Co Ltd ステンレス鋼帯の光輝焼鈍方法及び装置
JP2014197634A (ja) * 2013-03-29 2014-10-16 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
CN104659011A (zh) * 2013-11-20 2015-05-27 西安永电电气有限责任公司 一种igbt模块的芯片焊接结构
JP2018067613A (ja) * 2016-10-19 2018-04-26 三菱電機株式会社 ダイパッド、半導体装置、および、半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320418A (ja) * 1989-06-16 1991-01-29 Nisshin Steel Co Ltd ステンレス鋼帯の光輝焼鈍方法及び装置
JP2014197634A (ja) * 2013-03-29 2014-10-16 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
CN104659011A (zh) * 2013-11-20 2015-05-27 西安永电电气有限责任公司 一种igbt模块的芯片焊接结构
JP2018067613A (ja) * 2016-10-19 2018-04-26 三菱電機株式会社 ダイパッド、半導体装置、および、半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6118184A (en) Semiconductor device sealed with a sealing resin and including structure to balance sealing resin flow
KR100753750B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP3336095B2 (ja) 半導体モジュールの製造方法
US9468989B2 (en) High-conductivity bonding of metal nanowire arrays
EP1584101A2 (en) Semiconductor package having non-ceramic based window frame
JPS5823447A (ja) 半導体装置およびその製造方法
US20050250245A1 (en) Semiconductor chip arrangement and method
JP3147071B2 (ja) 半導体装置及びその製造方法
JPH0823002A (ja) 半導体装置及びその製造方法
JPH09153576A (ja) ヒートシンクを備える半導体装置
JP3575945B2 (ja) 半導体装置の製造方法
JPS6323661B2 (ja)
JPH0432254A (ja) 半導体パッケージ
JP3839891B2 (ja) 半導体リードフレーム及び半導体パッケージ方法
JPH06163612A (ja) 半導体装置の製造方法及び製造装置
JPH0269945A (ja) 半導体装置及びその製造方法
JPH04307760A (ja) 樹脂封止形半導体装置
JPS6386530A (ja) 半導体装置の製造方法
JPH01278757A (ja) リードフレーム
JP2868007B1 (ja) 半導体装置及びその製造方法
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JPH09115366A (ja) 超電導撚線の製造方法
JPS6327029A (ja) 樹脂封止型半導体装置の製造方法
JPH0494153A (ja) 樹脂封止型半導体パッケージ
JPH1154686A (ja) リードフレームおよびこれを用いた半導体パッケージ