JPS58223700A - 化合物半導体基板結晶の処理方法 - Google Patents

化合物半導体基板結晶の処理方法

Info

Publication number
JPS58223700A
JPS58223700A JP57106839A JP10683982A JPS58223700A JP S58223700 A JPS58223700 A JP S58223700A JP 57106839 A JP57106839 A JP 57106839A JP 10683982 A JP10683982 A JP 10683982A JP S58223700 A JPS58223700 A JP S58223700A
Authority
JP
Japan
Prior art keywords
crystal
implanted
base
compound semiconductor
carbon atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57106839A
Other languages
English (en)
Other versions
JPS5948798B2 (ja
Inventor
Akira Mita
三田 陽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57106839A priority Critical patent/JPS5948798B2/ja
Publication of JPS58223700A publication Critical patent/JPS58223700A/ja
Publication of JPS5948798B2 publication Critical patent/JPS5948798B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は電子デバイスの大規模集積回路の形成に爵適
な化合物半導体基板結晶の処理方法に関する。
近年高速でしかも大規模に集積化された電子回路を作成
する要請が高まシ、これに伴ってガリウム砒素などの高
い移動度を持っ■−■族化合物基板結晶上に多数の均一
な特性を有する電界効果型トランジスタ(FET )を
形成する方法に関心が寄せられている。
現在広く採用されているFETを形成する方法は半絶縁
性のガリウム砒素基板結晶表面よりシリコン原子等をイ
オン化した上高速度で注入し、しかるのち加熱アニール
処゛理を行う方法が採られている。このとき使用される
基板結晶は電子デバイス相互間の絶縁性を保証するため
高い固有抵抗を有するものでなければならない。
現在このような高抵抗を有する化合物半導体結晶として
はクロムを混入したガリウム砒素が通常用いられてし、
るが、クロム原子はアニール処理の際結晶内を移動し易
い性質を有しているため、デバイス形成工程中において
、しばしばクロム原子の移動による分布変化のための結
晶特性の変化が生じる欠点があった。
上述の如き欠点を除去するため、高純度ガリウム砒素単
結晶はその大部分が半絶縁性であることに着目し、最近
B、0.融液中でガリウム砒素単結晶を引き上げる液体
封止引上げ法(LEC法)が開発された。しかしこの方
法ではクロムの有する欠点は除かれる反面、ストイキオ
メトリイのゆらぎなどの複雑な原因によって結晶内に往
々にして電導度のゆらぎが生じ、そのため低抵抗部分が
生じて均質で高抵抗の基板結晶を再現性よく製造するこ
とは困難であった。
この発明の目的はFET等の電子デバイスの大規模集積
回路の各電子デバイス間が互に絶縁され、好適に形成す
ることのできる化合物半導体結晶基板を得るための結晶
基板処理方法を提供する。
このため、この発明においては■−■族化合物半導体の
活性層を形成すべき結晶表面よシ炭素原子をイオンの形
で予じめ注入する。その結果、イオン注入部分附近の固
有抵抗値が向上し、抵抗分布はよシ均質となる。部分的
に半絶縁性の結晶においても、旋素イ、オンの注入によ
シ低抵抗部分の抵抗値が高くなり、全体が均質の半絶縁
性結晶となる。さらに高濃度の炭素イオンの注入を行う
と、注入領域はp型電導を示すこともあるが、この場合
も形成されるデバイス間の絶縁は有効に保持される。こ
のように大規模集積回路に用い得るように基板結晶の抵
抗値を向上、且つ均質とした後、周知の方法によりシリ
コン、硫黄、セレン原子等を処理領域へ注入して電子デ
バイスを形成するので、各電子デバイス間は有効に絶縁
が保持される。
この発明の対象となる基板結晶はガリウム砒素、インジ
ウム燐、ガリウム燐、ガリウムアンチモン等の■−■族
化合物半導体結晶或はそれらの混晶であって、全面が必
ずしも均質の半絶縁性でない基板結晶であっても良り、
シかし、固有抵抗は106Ω・倒以上のものが好ましい
上記の基板結晶の活性層となる部分の表面よシ炭素原子
をイオンの形でチャネリングが生じない角度で加速エネ
ルギーを用いて注入する。
注入すべき炭素原子の表面密度は半導体結晶の種類、抵
抗値、抵抗分布等を考慮の上決定すべきであるが、通常
の10″Ω・−程度の部分的な低抵抗領域を有する結晶
の場合は注入エネルギー200KgVのとき10”m−
”程度を必要とする。基板結晶の固有抵抗値が1060
.ern程度と比較的低い場合は電子濃度を低減せしめ
るため1o”cm−”の如く炭素原子の注入量を増加さ
せると絶縁性が向上する。更にn型の基板結晶の場合、
高濃度の炭素原子を注入すると、炭素原子の注入部分は
p型電導を示す場合もある。このように注入する炭素原
子を多くすると、効果が確実となるが、余りにも過剰に
注入すると結晶中の電子移動度が低減する傾向を示す。
炭素原子はガリウム砒素結晶中において両性ドーパント
として作用し、ドナー及びアクセプタとして彷〈ことが
知られているが、外型電導を示すm−v族化合物半導体
結晶に対しては特にアクセプタを形成し易い傾向を示し
、結晶の電気的特性を均一化せしめ得ることが実験の結
果確認された。
上述の如く、シリコン等の電子デバイスを形成する原子
の注入に先立ってI−V族化合物半導体またはその混晶
の活性層となる基板結晶表面の炭素原子をイオンの形で
注入すると、注入部分の固有抵抗値が向上し、部分的に
半絶縁性の半導体結晶についても固有抵抗値が高くなり
、しかもその分布が均質となる。
次いでこのように処理した結晶基板に公知の方法にて所
定の位置にシリコン、硫黄、セレンなどのデバイスを形
成するための原子を高濃度で注入し、加熱によるアニー
ル処理を施すことによυ注入された原子がドナー或はア
クセプタとして活性化され、FET、バイポーラトラン
ジスタ等の電子デバイスが形成されるが、高集積状態を
形成するように注入してもそれぞれのデバイスは絶縁、
分離されて形成することが可能となる。
このように、これまで大規模集積回路の形成に不禍きで
あった比較的抵抗値の低い基板結晶或は部分的に半絶縁
性の基板結晶について本発明を適用することにより絶縁
性が向上、改善され、均質となって、大規模集積回路の
基板結晶として使用することができ、従来のクロム原子
を含有する基板結晶と比較してクロム原子の再分布によ
って生じる問題を回避し得るのみならず絶縁性が向上し
、且つ均質となりしかも炭素を注入しても活性層の電子
の移動度は殆ど影響され々い。また、炭素原子は他のア
クセプタ原子、例えばヘリリウム、マグネシウム、亜鉛
のように基板結晶へ注入後、アニール処理間に移動する
傾向を示さず、殆ど動かない性質を有しているため、こ
れらの原子において見られる注入後の分布の乱れが生ぜ
ず、はるかに肩利である。
次に本発明を実施例によυ説明する。
固有抵抗値が106Ω・釧のn型のガリウム砒素結晶の
表面よ9表面に対して7度の角度で200KgVのエネ
ルギーで10”cm−’の表面密度で炭素原子をイオン
化した上、注入した。しかる後、100KgVのエネル
ギーで1 o”L、−宜の表面密度でシリコン原子を注
入した。このようにイオン注入を行ったガリウム砒素結
晶は表面をS i s N4で被覆保護した後、800
℃で20分間窒素雰囲気中で加熱してアニール処理を行
った。
炭素原子及びシリコン原子の注入状態を測定した結果、
第1図のグラフに示す。グラフにおいて、縦軸は注入原
子濃度を示し、横軸は結晶表面上υの距離を示し、炭素
原子は表面より深さ約0゜4μmをピークに注入されて
おり(曲線部分/)、シリコン原子は表面よシ約0.1
μmの深さをピークに注入されていた(曲線部分コ)。
更にこの結晶の正負のキャリヤの濃度を深さの関数とし
て示すと第2図の如くであって、グラフ中、縦軸はキャ
リヤ濃度を、横軸は結晶表面上シの距離を示し、表面刊
近はシリコン原子のため高いn型電導を示しく曲線部分
3)、0.2μmより0.8μm付近の深さまでは炭素
原子の大部分がアクセプタとして仙くため微弱なp型電
導を示しく曲線部分+)、O,Sμmより深い部分では
微弱なn型電導を示した(曲線部分j)。
上記のグラフよシ活性層相互間或は活性層と基板結晶の
間に充分な絶縁が行われたことが判る。
即ち、上述のようにして炭素イオンを表面より注入した
ガリウム砒素結晶は、第6図に示すように、表面よシは
ぼ0.8μmの深さに亘って1090・α以上の比抵抗
を有するp型土絶縁性基板結晶、2/となり、基板表面
に電子デバイスを形成するだめの原子の注入により形成
された多数の活性層、22間を良好に絶縁することにな
る。
【図面の簡単な説明】
第11は本発明の方法によりガリウム砒素結晶に炭素原
子とシリコン原子を注入したときの原子の分布図、第2
図はガリウム砒素結晶に炭素原子とシリコン原子を注入
したときの正負キャリアの分布図、第6図は本発明で処
理したガリウム砒素結晶表面に活性層を形成した状態を
示す説明図で、図中、27は基板結晶1.2.2は活性
層を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)III−V族化合物半導体基板結晶に結晶表面よ
    シ高速で1010ご1以上の表面濃度の炭素原子を注入
    することを特徴とする化合物半導体基板結晶の処理方法
  2. (2)II[−V族化合物半導体はガリウム砒素である
    特許請求の範囲第1項記載の化合物半導体基板結晶の処
    理方法。
JP57106839A 1982-06-23 1982-06-23 化合物半導体基板結晶の処理方法 Expired JPS5948798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57106839A JPS5948798B2 (ja) 1982-06-23 1982-06-23 化合物半導体基板結晶の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57106839A JPS5948798B2 (ja) 1982-06-23 1982-06-23 化合物半導体基板結晶の処理方法

Publications (2)

Publication Number Publication Date
JPS58223700A true JPS58223700A (ja) 1983-12-26
JPS5948798B2 JPS5948798B2 (ja) 1984-11-28

Family

ID=14443859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57106839A Expired JPS5948798B2 (ja) 1982-06-23 1982-06-23 化合物半導体基板結晶の処理方法

Country Status (1)

Country Link
JP (1) JPS5948798B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232770A (ja) * 1988-03-14 1989-09-18 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232770A (ja) * 1988-03-14 1989-09-18 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPS5948798B2 (ja) 1984-11-28

Similar Documents

Publication Publication Date Title
KR101137155B1 (ko) 리트로그레이드 탄소 프로파일을 가지는 저결함 si:c 층
US6037640A (en) Ultra-shallow semiconductor junction formation
JPH0727965B2 (ja) 埋込みSiO▲下2▼層を含む装置の製造方法
JPS6242418A (ja) ド−パントの拡散及びド−パントの電気的活性化を制御する方法
JPH01502379A (ja) 低漏洩cmos/絶縁基板装置及びその製造方法
JPH07101677B2 (ja) 半導体装置の製造方法
JPH0642465B2 (ja) 浅い接合の形成方法
JPS58223700A (ja) 化合物半導体基板結晶の処理方法
JPH0334649B2 (ja)
JPH0689870A (ja) 半導体素子の製造方法
CA1120607A (en) Contacts to shallow p-n junctions
JPH05226343A (ja) 化合物半導体中の酸素のゲッタリング
KR100333518B1 (ko) Soi기판의제조방법
CA1077812A (en) Producing p-type conductivity in self-compensating semiconductor material
JPS60127755A (ja) 半導体装置の製法
JP2536472B2 (ja) 多結晶半導体膜の固相成長方法
JPH0533527B2 (ja)
KR0140325B1 (ko) 실리콘기판에의 얕은 접합층 저온 형성방법
JP3459050B2 (ja) Mosトランジスタの製造方法
JP3384439B2 (ja) 半導体装置の製造方法
JPH022117A (ja) 半導体装置の製造方法
JPH0689869A (ja) 半導体素子の製造方法
Woodhouse et al. Electrical characterization of Zn+ and P+ co-implanted InP: Fe
JPH01220822A (ja) 化合物半導体装置の製造方法
JPH06151348A (ja) 半導体装置の製造方法